【正文】 ..... 26 通過(guò) I2C 總線與 STA013 通訊 ....................................................... 28 本章小結(jié) ................................................................................................. 28 第 5 章 系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn)及調(diào)試 ...................................................................... 29 SOPC Builder 下定制系統(tǒng)模塊 .............................................................. 29 DE2 資源 .......................................................................................... 29 系統(tǒng)的定制及生成 .......................................................................... 30 xx 大學(xué)學(xué)士學(xué)位論文 IV 硬件系統(tǒng)編譯 .................................................................................. 31 FPGA 的配置 .................................................................................... 37 Nios II 下的程序開發(fā) .............................................................................. 37 本章小結(jié) ................................................................................................. 40 結(jié)論 .................................................................................................................... 41 致謝 .................................................................................................................... 42 參考文獻(xiàn) ............................................................................................................ 43 附錄 A ................................................................................................................ 44 附錄 B ................................................................................................................ 49 附錄 C ................................................................................................................ 53 附錄 D ................................................................................................................ 54 xx 大學(xué)學(xué)士學(xué)位論文 1 第 1章 緒論 課題背景 隨著 時(shí) 代的 發(fā) 展、科技的 進(jìn) 步 ，各 種 電子 產(chǎn)品 已經(jīng)成為 人 們 日常生活 中不可或缺的一部分 ， 我們的日常生活、工作及學(xué)習(xí)方式 也因 此發(fā)生了極大的改變。 軟硬件協(xié)同設(shè)計(jì)協(xié)調(diào)軟硬件開發(fā)過(guò)程并行開展，一方面可以縮短設(shè)計(jì)周期，極大地提高設(shè)計(jì)效率 ； 另一方面可以根據(jù)系統(tǒng)各個(gè)部分的特點(diǎn)和設(shè)計(jì)約束，選擇軟件或者硬件實(shí)現(xiàn)方式，得到高性能，低成本的優(yōu)化設(shè)計(jì)方案。xx 大學(xué)學(xué)士學(xué)位論文 I 基于 Nios II 系統(tǒng)的 MP3 播放器的設(shè)計(jì) 摘要 近年來(lái)， 數(shù)碼產(chǎn)品更新?lián)Q代 的速度 很快，從當(dāng)初的分立元件到現(xiàn)在的集成芯片， 產(chǎn)品 體積越來(lái)越小，而所展現(xiàn)出來(lái)的功能則日益強(qiáng)大。 整體設(shè)計(jì)對(duì) SOPC 系統(tǒng) 軟硬件協(xié)同 的相關(guān)技術(shù)進(jìn)行了初步研究。 MP3 。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路 （ VLSIC，幾萬(wàn)門以上 ） 以及許多具有特定功能的專用 集成電路。從最初的1200 個(gè)可用門， 90 年代時(shí)幾十萬(wàn)個(gè)可用門，發(fā)展到目前數(shù)百萬(wàn)門至上千萬(wàn)門的單片 FPGA 芯片， Xilinx、 Altera 等世界頂級(jí)廠商已經(jīng)將 FPGA 器件的集成度提高到一個(gè)新的水平。在 SOPC 的設(shè)計(jì)中，設(shè)計(jì)工藝的發(fā)展使得越來(lái)越多的功能集成到一個(gè)芯片成為可能。軟硬件協(xié)同設(shè)計(jì)的結(jié)果是：一個(gè)或多個(gè)系統(tǒng)任務(wù)或系統(tǒng)模塊是采用軟件實(shí)現(xiàn)。因此可以這樣理解上述三個(gè)面向的含義 ，即嵌入式系統(tǒng)是與應(yīng)用緊密結(jié)合的，它具有很強(qiáng)的專用性，必須結(jié)合實(shí)際系統(tǒng)需求進(jìn)行合理的裁減利用。 嵌入式片上系統(tǒng) （ System On Chip） 是目前嵌入式應(yīng)用領(lǐng)域的熱門話題之一。 簡(jiǎn)單的說(shuō)， MP3 就是一種音頻壓縮技術(shù)，由于這種壓縮方式的全稱叫MPEG Audio Layer3，所以人們把它簡(jiǎn)稱為 MP3。 它丟棄掉脈沖編碼調(diào)制（ PCM）音頻數(shù)據(jù)中對(duì)人類聽覺(jué)不重要的數(shù)據(jù)（類似于 JPEG 是一個(gè)有損圖像壓縮），從而達(dá)到了小得多的文件大小。Ptolemy 系統(tǒng)的特色在于它是一個(gè)異構(gòu)的模擬環(huán)境，提供對(duì)于多種模型（數(shù)據(jù)流、離散事件、有限狀態(tài)機(jī)等）的描述和模擬手段，并可以在一個(gè)仿真應(yīng)用中采用不同的仿真模型。國(guó)內(nèi)外都在研發(fā)支持 Sopc 技術(shù)的軟硬件協(xié)同設(shè)計(jì)平臺(tái)。 xx 大學(xué)學(xué)士學(xué)位論文 6 第 2章 SOPC 技術(shù) 及軟硬件協(xié)同方案 FPGA 器件基本原理 PLD（ Programmable Logic Device）是可編程邏輯器件的總稱，早期多采用EEPROM 工藝，基于乘積項(xiàng)（ Product Term）結(jié)構(gòu)。 采用高速 CHMOS 工藝，功耗低，可以與 CMOS， TTL 電平兼容。這稱為自頂向下xx 大學(xué)學(xué)士學(xué)位論文 7 （ TOPDOWN） 的設(shè)計(jì)方法 如圖 21 所示 。這結(jié)構(gòu)可能包括有算術(shù)運(yùn)算單元，控制單元，數(shù)據(jù)通道，各種算法狀態(tài)機(jī)等。這種設(shè)計(jì)方法的優(yōu)點(diǎn)在于每一層的分解全 都 經(jīng)過(guò)優(yōu)化，優(yōu)化的目標(biāo)可能是工作速度、芯片面積、芯片成本或它們的組合，但每次劃分并不考慮分解后得到什么樣的單元，以及得到的單元是否是已存在的單元。每個(gè)研究領(lǐng)域包含一系列的子課題。用軟件或硬件實(shí)現(xiàn)系統(tǒng)功能，在性能和成本上差別顯著。 1987 年， IIS 開始進(jìn)行有關(guān)實(shí)用的音頻解碼方面的工作。 MP3 之所以能夠?qū)崿F(xiàn)主要是因?yàn)槿说穆犛X(jué)的特性以及編碼技術(shù)的發(fā)展。 ，這對(duì)于開發(fā)板來(lái)說(shuō)，就要選取相應(yīng)的軟核。 MP3解碼器可以由軟件實(shí)現(xiàn)，也可以由硬件實(shí)現(xiàn)。 STA013可以自動(dòng)偵測(cè)到 MP3的編碼速率，支持?jǐn)?shù)字音量、低音和高音控制。 CS4334 包含了一個(gè)具有 4 倍內(nèi)插 （ interpolation） 和連續(xù)時(shí)間模擬輸出的濾波器，有了它，就可以省掉額外的外部放大器，以及復(fù)雜的輸出濾波電路。這一切對(duì)用戶來(lái)說(shuō)都是透明的，可以隨時(shí)查詢這些解碼參數(shù)。所謂主機(jī)即啟動(dòng)數(shù)據(jù)的傳送（發(fā)出啟動(dòng)信號(hào)），發(fā)出時(shí)鐘信號(hào)，傳送結(jié)束時(shí)發(fā)出停止信號(hào)的設(shè)備，通常主機(jī)是微處理器。 I2C 總線允許連接不同傳送速率的設(shè)備，多臺(tái)設(shè)備之間時(shí)鐘信號(hào)的同步過(guò)程稱為同步化。 開 始 條 件地 址 應(yīng) 答 位數(shù) 據(jù) 可 以 改 變停 止 條 件S C LS D A 圖 33 總線數(shù)據(jù)傳送時(shí)序 數(shù)據(jù)傳送具有應(yīng)答是必須的。 3． 讀字節(jié) :發(fā)送確認(rèn)信息： FPGA 在 SCL 上傳出 8 個(gè)時(shí)鐘周期，在每個(gè)時(shí)鐘周期上升沿， FPGA 從 STA013 讀出一位數(shù)據(jù)，在第 9 時(shí)鐘上升沿， FPGA 使SDA 變低，表示已經(jīng)成功讀出 STA013 的信息。 SD 卡由日本松下、東芝及美國(guó) SanDisk 公司于 1999 年 8 月共同開發(fā)研制。 SPI 主要應(yīng)用在 EEPROM， FLASH，實(shí)時(shí)時(shí)鐘， AD 轉(zhuǎn)換器， 還有數(shù)字信號(hào)處理器和數(shù)字信 號(hào)解碼器之間，是一種高速、 全雙工 、 同步通信總線 [11]。這樣， 至少 8次時(shí)鐘信號(hào)的改變（上 升 沿和下 降 沿 各 為一次），就可以完成 8位數(shù)據(jù)的傳輸。 3. FAT16 文件系統(tǒng)構(gòu)成 SD 卡與硬盤的結(jié)構(gòu)類似， SD 卡文件結(jié)構(gòu)如下 。 SD卡 邏輯結(jié)構(gòu)如 表 23所示 。表 25對(duì)BPB字段數(shù)據(jù)進(jìn)行了分析： 表 25 引導(dǎo)扇區(qū) BPB字段數(shù)據(jù) 偏移量 長(zhǎng)度 名稱和定義 0x0B 2 扇區(qū)字節(jié)數(shù)，（ Bytes Per Sector），本字段的值為 512 0x0D 1 每簇扇區(qū)數(shù)（ Sectors Per Cluster） 0x0E 2 保留扇區(qū)數(shù)，第一個(gè) FAT 開始之前的扇區(qū)數(shù)，包括引導(dǎo)扇區(qū) 0x10 1 FAT 數(shù)（ Number of FAT） ,本字段的值一般為 2 0x11 2 根目錄項(xiàng)數(shù) （ Root Entries） 0x13 2 小扇區(qū)數(shù)（ Small Sector），本字段的值 為 0，使用大扇區(qū)數(shù)來(lái)取代 0x15 1 媒體描述符（ Media Descriptor） ,提供有關(guān)媒體被使用的信息 0x16 2 每 FAT 扇區(qū)數(shù)（ Sectors Per FAT），該區(qū)上每個(gè) FAT 占用的扇區(qū)數(shù) 0x18 2 每道扇區(qū)數(shù) （ Sectors Per Track） 0x1A 2 磁頭數(shù)（ Number of head） 0x1C 4 隱藏扇區(qū)數(shù)（ hidden sector） ,該分區(qū)上引導(dǎo)扇區(qū)之前的扇區(qū)數(shù) 0x20 4 大扇區(qū)數(shù)（ Large Sector） 一個(gè) FAT文件系統(tǒng)包括四個(gè)不同的部 分 ：保留扇區(qū)、 FTA區(qū)域、根目錄區(qū)域和數(shù)據(jù)區(qū)域，各區(qū)域功能如下： ? 保留扇區(qū)，位于最開始的位置。 ? 數(shù)據(jù)區(qū)域。 表 26 FAT文件分配表 FAT16 表象值 0000H 0001～FFEFH FFF0～FFF6H FFF7 FFF8～FFFFH 含義 未用的空簇 已使用的簇 系統(tǒng)保留簇 壞掉的簇 文件最后一簇 FAT的 表和簇是一一 對(duì)應(yīng)的關(guān)系，對(duì)于 FAT16的 FAT每 2個(gè)字節(jié)為一個(gè) FAT項(xiàng) ， 從 0～ N個(gè) FAT項(xiàng)分別對(duì)應(yīng) 0～ N個(gè) 簇，在我們對(duì)文件進(jìn)行訪問(wèn)時(shí)，總是先訪問(wèn)文件的目錄 項(xiàng)，找到首簇簇號(hào)，再找到該簇 所 對(duì)應(yīng)的 FAT項(xiàng)，在其中找到下一簇的簇號(hào)，再在下一簇對(duì)應(yīng)的 FAT項(xiàng)中找到再下一簇的簇號(hào)，一直到在 FAT項(xiàng)中找到有文件最后一簇的標(biāo)志， 我們對(duì)該文件的查找才結(jié)束這樣就形成了一個(gè)鏈，我們把它稱為磁盤簇鏈。簇的大小隨著 FAT文件系統(tǒng)的類型以及分區(qū)大小而不同，典型簇 的 大小介于 2KB到 32KB之間。 ? FAT區(qū)域。在 DPT部分共 64字節(jié)中，以 16字節(jié)為分區(qū)表項(xiàng)單位描述一個(gè)分區(qū)的屬性。 ? 根目錄區(qū)記錄文件名和目錄名 。也就是說(shuō)，主設(shè)備通過(guò)對(duì)xx 大學(xué)學(xué)士學(xué)位論文 18 SCK時(shí)鐘線的控制可以完成對(duì)通訊的控制。通訊是通過(guò)數(shù)據(jù)交換完成的，這里先要知道 SPI 是串行通訊協(xié)議，也就是說(shuō)數(shù)據(jù)是一位一位的傳輸?shù)摹? 1. SD 卡的 SPI 總線接口規(guī)范 SD卡有兩種總線訪問(wèn)方式： SPI 總線和 SD總線。使用硬件接口可以很容易地 檢測(cè)開始和停止條件，沒(méi)有這種接口的微機(jī)必須以每時(shí)鐘周期至少兩次對(duì) SDA 取樣以使檢測(cè)這種變化。合法的數(shù)據(jù)傳輸格式如 圖 34。 另外 SDA 線上的 數(shù)據(jù)在時(shí)鐘 “ 高 ” 期間必須是穩(wěn)定的，只有當(dāng) SCL 線上的時(shí)鐘信號(hào)為低時(shí)，數(shù)據(jù)線上的 “ 高 ” 或 “ 低 ” 狀態(tài)才可以改變。凡是發(fā)送數(shù)據(jù)到總線的設(shè)備稱為發(fā)送器，從總線上接收數(shù)據(jù)的設(shè)備被稱為接受器。 圖 32 STA013 功能框圖 I2C 總線協(xié)議及應(yīng)用 I2C（ Inter－ Integrated Circuit） 總線是一種由 PHILIPS 公司開發(fā)的兩線式串行總線，用于連接微控制器及其外圍設(shè)備。在傳送數(shù)據(jù)的過(guò)程中，當(dāng) STA013 的緩沖區(qū)將要滿的時(shí)候， STA013 停止給出繼續(xù)需要數(shù)據(jù)的信號(hào)，對(duì)于易于變化的 MP3 比特流， STA013 可以自動(dòng)處理。 MP3 解碼電路通過(guò) DE2 的40 腳擴(kuò)展端口 GPIO_1 與 FPGA 相連。 軟件實(shí)現(xiàn) MP3解碼 ，