【文章內(nèi)容簡介】 0xFFFF_FFFC，缺省的可用空間為0xFFFF_0000~0xFFFF_FFFF。第2節(jié) EDK軟件基本介紹 EDK的介紹與安裝 1．Xilinx嵌入式開發(fā)工具集 一般而言，由于嵌入式系統(tǒng)涉及了軟件和硬件的開發(fā)以及兩者的綜合設(shè)計，因此其開發(fā)是較為復(fù)雜的。Xilinx為了簡化基于FPGA的嵌入式開發(fā)流程，提供了功能強(qiáng)大、操作簡單的工具集ISE和EDK。1）集成軟件環(huán)境ISE ISE是Xilinx公司FPGA邏輯設(shè)計的基礎(chǔ)。在這個環(huán)境中，設(shè)計者可以進(jìn)行約束文件的編寫，時序分析，邏輯布局布線以及器件編程等。本書第4章對ISE的使用進(jìn)行了較為詳細(xì)的說明，這里就不再累述。 2）嵌入式開發(fā)套件（Embedded Development Kit，EDK） EDK自帶了許多工具和IP，可以用來設(shè)計完整的嵌入式處理器系統(tǒng)，主要包括Xilinx平臺工作室XPS和軟件開發(fā)套件SDK。讀者需要注意的是：只有安裝了ISE軟件，才能正常運行EDK，且二者的版本要一致。 下面對EDK的組成模塊進(jìn)行簡要說明： 1. Xilinx平臺工作室（Xilinx Platform Studio，XPS） XPS是用來設(shè)計嵌入式處理器系統(tǒng)硬件部分的開發(fā)環(huán)境或GUI，是系統(tǒng)設(shè)計者構(gòu)建 Xilinx嵌入式系統(tǒng)時必用的工具套件。在XPS中，可以完成嵌入式系統(tǒng)架構(gòu)的創(chuàng)建、軟件代碼的編寫、設(shè)計的編譯以及FPGA芯片的硬件配置。 2. 軟件開發(fā)套件（Software Development Kit，SDK） SDK是集成的開發(fā)環(huán)境，基于Eclipse。它支持C/C++，用于嵌入式軟件應(yīng)用的開發(fā)和驗證。 3. 其它EDK部分 EDK還包括其它的一些部分，如：用于Xilinx嵌入式處理器的硬IP；用于嵌入式軟件開發(fā)的驅(qū)動和庫；在MicroBlaze和PowerPC處理器上用于C/C++軟件開發(fā)的GNU編譯器和調(diào)試器；有關(guān)文檔以及一些工程樣例等。 2．EDK軟件的安裝 ：CPU在P III以上，內(nèi)存大于256M，硬盤大于4G的硬件環(huán)境安裝。為了更好地使用軟件，至少需要512M內(nèi)存，CPU的主頻在2GHz以上。需要注意的是，安裝EDK之前。EDK的具體安裝過程如下： 1）將安裝光盤放進(jìn)DVD光驅(qū)，等待其自動運行（如果沒有自動運行，），歡迎界面后會出現(xiàn)如圖919所示的獲取注冊碼對話框，可以通過網(wǎng)站、郵件和傳真方式申請注冊碼。如果已有注冊碼，單擊“Next”按鍵后繼續(xù)。圖919 2）下一個對話框是Xilinx軟件的授權(quán)聲明對話框，如圖920所示，選中“I accept the terms of this software license”，單擊“ Next”后進(jìn)入注冊碼輸入對話框，輸入正確的注冊碼后，單擊“ Next”按鍵后，出現(xiàn)安裝路徑對話框，單擊“Browse”按鍵后選擇自定義安裝路徑，單擊“ Next”按鍵繼續(xù)。 圖920 3）接下來的幾個對話框分別是選擇安裝設(shè)計環(huán)境、設(shè)置環(huán)境變量，這兩個步驟保持默認(rèn)即可。最后進(jìn)入安裝確認(rèn)對話框，單擊“Install”按鈕，即可按照用戶的設(shè)置自動安裝ISE。需要注意的是，在選擇安裝設(shè)計環(huán)境時，用戶需要選擇自己使用的芯片所對應(yīng)的模塊，這樣才能在開發(fā)中使用這些模塊，一般選擇“Select All”。 4）安裝完成后，會在桌面以及程序菜單中添加EDK的快捷方式。雙擊即可進(jìn)入EDK集成開發(fā)環(huán)境。 EDK設(shè)計的實現(xiàn)流程 1．基于EDK的開發(fā)流程 一個完整的嵌入式設(shè)計流程包括硬件設(shè)計和調(diào)試、軟件設(shè)計與調(diào)試，各個步驟相對獨立但又相輔相成。由于嵌入式應(yīng)用場合多樣，且軟、硬件都可裁剪，因此并不是每個設(shè)計都要完成所有的步驟。圖921為基于EDK的嵌入式設(shè)計的簡化流程圖。 圖921 簡化的嵌入式設(shè)計流程圖 通常ISE FPGA開發(fā)軟件在后臺運行，XPS工具調(diào)用ISE軟件提供的功能。XPS主要用來嵌入式處理器硬件系統(tǒng)的開發(fā)。微處理器、外圍設(shè)備以及這些組件之間的連接問題，另外還有它們各自的屬性設(shè)置都在XPS里進(jìn)行。簡單的軟件開發(fā)可以在XPS里完成，而對于更復(fù)雜的應(yīng)用開發(fā)和調(diào)試，Xilinx則推薦使用SDK工具。硬件平臺的功能驗證可以通過硬件描述語言HDL仿真器完成。XPS提供了行為級、結(jié)構(gòu)級以及定時精確級等三種類型的仿真。驗證過程結(jié)構(gòu)由XPS自動產(chǎn)生，其中包括了仿真的HDL文件。設(shè)計者只需要輸入時鐘時序、重配置信息以及一些應(yīng)用代碼即可。仿真細(xì)節(jié)將在下面的內(nèi)容中進(jìn)行相關(guān)講述。完成設(shè)計后，在XPS中將FPGA比特流和可執(zhí)行可鏈接格式文件下載，就可以進(jìn)行目標(biāo)器件的配置。 完整的EDK開發(fā)流程如圖922所示，其主要步驟有： 1. 創(chuàng)建硬件平臺：利用XPS的板級開發(fā)包向?qū)В˙SB Wizard）快速構(gòu)建設(shè)計的硬件平臺，是EDK設(shè)計的第一步。 2. 添加IP Core以及用戶定制外設(shè)：在XPS中添加所需的IP Core，對于XPS庫中缺少的模塊，需要用戶自行設(shè)計。同樣，XPS提供了建立用戶自定義外設(shè)的向?qū)?，可簡化該過程。 3. 生成仿真文件并測試硬件系統(tǒng)：生成硬件系統(tǒng)的仿真文件，可選擇行為級、結(jié)構(gòu)級以及時序級仿真，利用ModelSim等工具測試系統(tǒng)，特別是用戶自定義的外設(shè)；如果測試失敗，需要返回上一步修改。 4. 生成硬件比特流：生成硬件網(wǎng)表和比特流文件，這個步驟類似于傳統(tǒng)FPGA設(shè)計的綜合、布局布線、生成編程文件這3個操作。 5. 開發(fā)軟件系統(tǒng)：針對軟件需求編寫硬件代碼，確定軟件的操作系統(tǒng)、庫、外設(shè)驅(qū)動等屬性，針對每個應(yīng)用軟件工程，設(shè)置編譯器、優(yōu)化級別、使用的連接文件等信息。等設(shè)置完成后。 6. 合并軟、硬件比特流：編譯軟件后，需要將軟、硬件可執(zhí)行文件合并在一起，生成最終的二進(jìn)制比特文件。 7. 下載：使用JTAG編程電纜或編程器將更新后的最終比特流燒寫到FPGA、PROM、FLASH以及CF卡。 8. 在線調(diào)試：可利用XMD工具或ChipScope工具調(diào)試，通過JTAG編程電纜在線調(diào)試，下載可執(zhí)行軟件代碼、控制執(zhí)行，并監(jiān)控相關(guān)系信息。 圖922 完整的嵌入式設(shè)計流程圖 2．EDK設(shè)計比特文件的組成 如前所述，最終下載到FPGA的嵌入式比特流文件是軟、硬件比特流合并在一起的，詳細(xì)的組成部分如圖923所示。硬件部分比特流包括MHS文件、用戶自定義HDL代碼，二者經(jīng)過綜合實現(xiàn)后，生成硬件系統(tǒng)的比特流文件；軟件系統(tǒng)包括MSS文件、通過GCC編譯器，再經(jīng)過連接合成軟件系統(tǒng)的比特流文件；最后通過Data2MEM過程，將軟、硬件比特流合成完整系統(tǒng)比特流文件，通過JTAG鏈路下載到FPGA芯片中。 圖923 EDK配置比特文件的組成結(jié)構(gòu) EDK的文件管理架構(gòu) 對于嵌入式應(yīng)用來講，軟、硬件協(xié)同開發(fā)是非常重要的，雖然EDK提供了XPS工具和SDK工具這兩個圖形化平臺，但仍以文件結(jié)構(gòu)管理為基礎(chǔ)，圖形化平臺只是方便用戶操作的，所有的設(shè)置內(nèi)容都會寫入相應(yīng)的文件中。了解相應(yīng)格式的文件是掌握EDK工具操作的必備知識。本節(jié)將介紹EDK構(gòu)建嵌入式系統(tǒng)軟、硬件系統(tǒng)的文件，以及管理、存儲數(shù)據(jù)文件的模式和流程。 1．板級支持包Board Support Package（BSP） BSP為每個處理器定義了系統(tǒng)的硬件元素。它包括了不同的嵌入式軟件元素，如軟件驅(qū)動文件、所選的庫、標(biāo)準(zhǔn)I/O設(shè)備、中斷處理程序以及其它相關(guān)的特征。因此，在將處理器、外圍設(shè)備組裝到硬件系統(tǒng)上，且定義了地址映射后，可以利用XPS來產(chǎn)生BSP。 與硬件組件類似，XPS允許用戶規(guī)定軟件平臺部分并管理軟件應(yīng)用。XPS的應(yīng)用標(biāo)簽包含了用戶所需要的工具和命令。 2．XMP工程文件 ，定義了EDK工具的版本、相關(guān)的硬件配置文件（MHS）和軟件配置文件（MSS）、目標(biāo)器件的類型、軟件的源碼和庫位置等信息。用UltraEditor等文本編輯工具可打開查看，ProgStart為程序的起始位置，對應(yīng)著內(nèi)存的起始地址；StackSize標(biāo)志著堆棧信息。與MSS中的信息是一致的?？偟膩碇v，XMP文件是由XPS軟件自動生成的，用戶一般不要自行修改。下面通過在實際的XMP文件中添加注釋來解讀XMP文件。 Please do not modify this file by hand XmpVersion: EDK版本 VerMgmt: IntStyle: default MHS File: MSS File: NPL File: projnav/ Architecture: virtex2p 目標(biāo)器件家族 Device: xc2vp30 目標(biāo)器件型號 Package: ff896 目標(biāo)器件封裝 SpeedGrade: 7 目標(biāo)器件速度等級 UseProjNav: 0 PNImportBitFile: projnav/ PNImportBmmFile: implementation/ UserCmd1: UserCmd1Type: 0 UserCmd2: UserCmd2Type: 0 TopInst: system_i GenSimTB: 0 InsertNoPads: 0 WarnForEAArch: 1 HdlLang: VHDL 所使用的HDL語言類型 Simulator: mti 仿真工具為ModelSim SimModel: BEHAVIORAL仿真模型為功能仿真模型 MixLangSim: 1 UcfFile: data/ FpgaImpMode: 0 ShowLicenseDialog: 1 Processor: ppc405_0 處理器類型為硬核PowerPC BootLoop: 0 XmdStub: 0 Processor: ppc405_1 BootLoop: 0 XmdStub: 0 SwProj: config_decoder_revb Processor: ppc405_0下面是各類文件的說明 Executable: config_decoder_revb/ Source: config_decoder_revb/src/ Source: config_decoder_revb/src Source: config_decoder_revb/src/ Header: config_decoder_revb/src/ Header: config_decoder_revb/src/ DefaultInit: executable InitBram: 1 Active: 1 CompilerOptLevel: 2 GlobPtrOpt: 0 DebugSym: 1 ProfileFlag: 0 ProgStart: 0X45000000 程序起始地址 StackSize: 堆的大小 HeapSize: 棧的大小 LinkerScript: ProgCCFlags: CompileInXps: 1 NonXpsApp: 0 3．MHS文件和其他相關(guān)的硬件平臺元素 MHS文件是硬件結(jié)構(gòu)描述文件，定義了系統(tǒng)結(jié)構(gòu)、外圍設(shè)備和嵌入式處理器，也定義系統(tǒng)的連通性、系統(tǒng)中每個外圍設(shè)備的地址分配和對每個外圍設(shè)備的可配選項。該文件可隨意更改，在圖形界面中對硬件結(jié)構(gòu)的任何改動，都要寫入該文件中。同樣，對于高級用戶，可通過直接修改MHS文件來代替XPS中的圖形操作。MHS文件嚴(yán)格按照分層設(shè)計的思想，每個硬件模塊都是一個獨立的組件，再通過上層模塊連接起來，形成整個系統(tǒng)。下面通過在實際的MHS文件中添加注釋來解讀MHS文件。 PARAMETER VE