【文章內(nèi)容簡(jiǎn)介】 而糾正其中的差錯(cuò)。根據(jù)相關(guān)性來(lái)檢測(cè)和糾正傳輸過(guò)程中產(chǎn)生的差錯(cuò)就是信道編碼的基本思想。通常數(shù)字序列 M 總是以 k 個(gè)碼元為一組來(lái)進(jìn)行傳輸?shù)摹Ｎ覀兎Q這 k 個(gè)碼元的碼組為信息碼組，信道編碼器按照一定的規(guī)則對(duì)每個(gè)信息碼組附加一些冗余的碼元，構(gòu)成了 n 個(gè)碼元的碼組。這 n 個(gè)碼元之間是相關(guān)的。即，附加的 n 一 k 個(gè)碼元稱為該碼組的監(jiān)督碼元。從信息傳輸?shù)慕嵌葋?lái)說(shuō)，監(jiān)督碼元不載有任何信息，所以是冗余的。這種冗余度使碼字具有一定的檢錯(cuò)和糾錯(cuò)能力，提高了傳輸?shù)目煽啃裕档土苏`碼率。另一方面，如果我們要求信息傳輸?shù)乃俾什蛔儯诟郊恿吮O(jiān)督碼元之后，就必須減少碼組中每個(gè)碼元符號(hào)的持續(xù)時(shí)間，對(duì)二進(jìn)制碼就是減少脈沖寬度，若編碼前每個(gè)碼元脈沖的歸一化寬度為 l，則編碼后的歸一化寬度為招 h，因此信道帶寬必須展寬可 k 倍。在這種情況下，我們是以帶寬的兀余度換取了信道傳輸?shù)目煽啃?。如果信息傳輸速率允許降低，則編碼后每個(gè)碼元的持續(xù)時(shí)間可以不變。此時(shí)我們以信息傳輸速度的冗余度或稱時(shí)間的冗余度換取了傳輸?shù)目煽啃浴?卷積碼編碼卷積碼（convolutional code）是由伊利亞斯發(fā)明的一種非分組碼。通常它更適用于前向糾錯(cuò)，因?yàn)閷?duì)于許多時(shí)間情況它的性能優(yōu)于分組碼，而且運(yùn)算較簡(jiǎn)單。在分組碼中，編碼器產(chǎn)生的 n 個(gè)碼元的一個(gè)碼組，完全決定于這段時(shí)間中 k 比特輸入信息。這個(gè)碼組中監(jiān)督位僅監(jiān)督本碼組中 k 個(gè)信息位。卷積碼則不同。卷積碼在編碼時(shí)雖然也是把 k 比特的信息段編成 n 個(gè)比特的碼組，但是監(jiān)督碼元不僅和當(dāng)前的 k 鼻涕信息段有關(guān)，而且還同前面 m=(N1)個(gè)信息段有關(guān)。所以一個(gè)碼組中的監(jiān)督碼元監(jiān)督者 N 個(gè)信息段。通常將 N 稱為編碼約束度，并將 nN 稱為編碼約束長(zhǎng)度。一般說(shuō)來(lái)，對(duì)于卷積碼，k 和 n 的值是比較小的整數(shù)。通常將卷積碼記作南昌航空大學(xué)學(xué)士學(xué)位論文18（n,k,N） 。圖 314 示出卷積碼編碼的一般原理方框圖。編碼器由三種主要元件構(gòu)成，包括Nk 級(jí)移存器、n 個(gè)模 2 加法器和一個(gè)旋轉(zhuǎn)開關(guān)。每個(gè)模 2 加法器的輸入端數(shù)目可以不同，他連接到一些移存器的輸出端。模 2 加法器的輸出端接到旋轉(zhuǎn)開關(guān)上。將時(shí)間分成等間隔的時(shí)隙，在每個(gè)時(shí)隙中有 k 比特從左端進(jìn)入移存器，并且移存器各級(jí)暫存的信息向右移 k 位。旋轉(zhuǎn)開關(guān)每時(shí)隙旋轉(zhuǎn)一周，輸出 n 比特（nk） 。圖 314 卷積碼編碼一般原理方框圖卷積編碼可以用來(lái)糾正隨機(jī)差錯(cuò)經(jīng)卷積編碼后的碼元不僅與當(dāng)前的碼元信息有關(guān), 還與前面的碼元信息有關(guān)。1 …k1 k1 …k … 1 k1 k 2k 3k NkNk級(jí) 移存 器n個(gè) 模 2加法 器12 n… 每 輸 入 k比特 旋 轉(zhuǎn) 一 周 編 碼 輸 出南昌航空大學(xué)學(xué)士學(xué)位論文19本文中的編碼是一個(gè)（2，1，6）的卷積碼編碼。如圖 315 所示圖 315 （2，1，6）卷積碼編碼原理方框圖當(dāng)初始輸入序列為 b1 b2 b3 b4 …時(shí)，則監(jiān)督位為： C1=b1C2=b2C3=b3 （式 34）C4=b1+b4C5=b1+b2+b5C6=b1+b2+b3+b5卷積碼編碼程序的頂層文件如圖 316 所示：圖 316 卷積碼編碼程序的頂層文件 卷積碼的解碼卷積碼的解碼方法可以分為兩類：代數(shù)解碼和概率解碼。代數(shù)解碼是利用編碼本身的代數(shù)結(jié)構(gòu)進(jìn)行解碼，不考慮信道的統(tǒng)計(jì)特性。大數(shù)邏輯解碼，又稱門限解碼，是卷積碼代數(shù)解碼的最主要一種方法，而且設(shè)備較簡(jiǎn)單。概率解碼（又稱最大似然解碼）則是基于信道的統(tǒng)計(jì)特性和卷積碼的特點(diǎn)進(jìn)行計(jì)算。首先由沃曾克拉夫特針對(duì)無(wú)記憶信道提出的序貫解碼就是概率解碼方法之一；另一種概率解碼方法是維特輸 出… bic cibib6b5b4b3b2b1輸 入南昌航空大學(xué)學(xué)士學(xué)位論文20比（Viterbi）算法。當(dāng)碼的約束長(zhǎng)度較短時(shí)，它比序貫解碼算法的效率更高、速度更快、目前得到廣泛的應(yīng)用。大數(shù)邏輯解碼：卷積碼的大數(shù)邏輯解碼是基于卷積碼的代數(shù)表述運(yùn)算的，其一般工作原理示于317 中。卷積碼是一種線性碼。線性碼有可能用校正子指明接收碼組中的錯(cuò)碼位置，從而糾正錯(cuò)碼。圖 36 中即利用此監(jiān)督位計(jì)算校正子。然后，將計(jì)算得出的校正子暫存，并用它來(lái)檢測(cè)錯(cuò)碼的位置。在信息位移存器輸出端，接有一個(gè)模 2 加電路；當(dāng)檢測(cè)到輸出的信息位有錯(cuò)時(shí)，在輸出的信息位上加“1” ，從而糾正之。圖 317 大數(shù)邏輯解碼一般工作原理這里的錯(cuò)碼檢測(cè)是采用二進(jìn)制制碼的大數(shù)邏輯解碼算法。它利用一組正交校驗(yàn)方程進(jìn)行計(jì)算。這里的“正交”是有特殊定義的。其定義式：若被校驗(yàn)的那個(gè)信息位出現(xiàn)在檢驗(yàn)方程組的每一個(gè)方程中，而其他的信息位至多在一個(gè)方程中出現(xiàn)，則稱這組方程為正交校驗(yàn)方程。這樣就可以根據(jù)被錯(cuò)碼影響了的方程數(shù)目在方程組中是否占多數(shù)來(lái)判斷該信息位是否錯(cuò)了。修 正 校 正 子信 息 位 移 存 器校 正 子 計(jì) 算校 正 子 移 存 器錯(cuò) 碼 檢 測(cè)輸 入 輸 出信 息 位監(jiān) 督 位 … … … 南昌航空大學(xué)學(xué)士學(xué)位論文21參照式（34 ） ，得到監(jiān)督關(guān)系式如下：S1=C1+b1S2=C2+b2S3=C3+b3 （式 35）S4=C4+b1+b4S5=C5+b1+b2+b5S6=C6+b1+b2+b3+b5式 35 中的 Si（i=1~6）稱為校正子，經(jīng)過(guò)簡(jiǎn)單線性變換后，可以得出如下正交校驗(yàn)方程組：S1=C1+b1S4=C4+b1+b4S5=C5+b1+b2+b5 （式 36）S2+S6=C6+b1+b2+b3+b5在（式 36）中，只有信息位 b1 出現(xiàn)在每個(gè)方程中，監(jiān)督位和其他信息位均最多只出現(xiàn)一次。因此，在接收端解碼時(shí)，考察 bc1 至 bc6 等 12 個(gè)碼元，僅當(dāng)b1 出錯(cuò)時(shí)，式 43 中才可能有 3 個(gè)或 3 個(gè)以上方程等于“1” 。從而能夠糾正 b1 的錯(cuò)誤。按照這一原理畫出的此（2，1，6）卷積碼解碼原理方框圖示于圖 412 中。由此圖可見，當(dāng)信息位出現(xiàn)一個(gè)錯(cuò)碼是，僅當(dāng)它位于信息位移存器的第 2 和 1級(jí)時(shí)，才使校正子等于“1” 。因此，這是的校正子序列為 100111；反之，當(dāng)監(jiān)督位出現(xiàn)一個(gè)錯(cuò)碼是，校正子序列將為 100000.。由此可見，當(dāng)校正子序列中出現(xiàn)第一個(gè)“1”時(shí)，表示已經(jīng)檢出一個(gè)錯(cuò)碼。后面的幾個(gè)校正子則指出是信息位錯(cuò)了，還是監(jiān)督位錯(cuò)了。圖中門限電路的輸入為代表式 43 的 4 個(gè)方程的 4 個(gè)電壓。門限電路將這 4 個(gè)電影（非模 2）相加。當(dāng)相加結(jié)果大于或等于 3 時(shí)，門限電路輸出“1” ，它除了送到輸出端的模 2 加法器上糾正輸出碼元 b1 的錯(cuò)碼外，還送到校正子移存器糾正其中錯(cuò)誤。南昌航空大學(xué)學(xué)士學(xué)位論文22文中卷積碼解碼原理方框圖如圖 318 所示：圖 318 （2，1，6）卷積碼解碼原理方框圖信 息 位 移 存 器Y輸 入計(jì) 算 校 正 子 Si重 算 監(jiān) 督 位 Ci接 收 監(jiān) 督 位校 正 子 Si 校 正 子 移 存 器b6b5b4b3b2b1S6S5S4S3S2S1門 限 電 路 ： “1”的 個(gè) 數(shù) 大 于 等 于 3?輸 出南昌航空大學(xué)學(xué)士學(xué)位論文23基于 VHDL 卷積碼解碼器的設(shè)計(jì)如圖 319 所示：圖 319 基于 VHDL 卷積碼解碼器的設(shè)計(jì)卷積碼譯碼編程的頂層文件如圖 320 所示：圖 320 卷積碼譯碼編程的頂層文件是 否開 始輸 入 送 信 息 位移 存 器 ci計(jì) 算 校 正 子 si重 算 監(jiān) 督 位 ci校 正 子 si送 校 正子 移 存 器si⊕ s2， 5， s4中 “1”的 個(gè) 數(shù)=3?糾 正 輸 出 碼 元和 校 正 子 直 接 輸 出南昌航空大學(xué)學(xué)士學(xué)位論文24 卷積碼編碼譯碼系統(tǒng)將 M 序列、卷積碼編碼、大數(shù)邏輯譯碼模塊連成一個(gè)編碼譯碼系統(tǒng)，該系統(tǒng)完成了 M 序列的產(chǎn)生，然后對(duì) M 序列進(jìn)行了編碼和譯碼。其結(jié)構(gòu)如圖 321 所示：圖 321 卷積碼編碼譯碼系統(tǒng)結(jié)構(gòu)圖基于 quartus II 的仿真編碼譯碼系統(tǒng)的時(shí)序仿真結(jié)果如圖 322 所示：圖 322 卷積碼編碼譯碼系統(tǒng)的時(shí)序仿真結(jié)果圖中 pn_15 是 M 序列的波形，bm_out 是對(duì) M 序列編碼的輸出波形，ym_out 是南昌航空大學(xué)學(xué)士學(xué)位論文25譯碼的輸出波形。其中 pn_15 和 ym_out 的波形是一樣的，只是有少許的時(shí)延，因此，該系統(tǒng)完成了對(duì) M 序列的編碼和譯碼。 小型移動(dòng)通信系統(tǒng)將前面的 M 序列，QPSK 調(diào)制、解調(diào)，卷積碼編碼、譯碼模塊，全部鏈接起來(lái)，組成一個(gè)小型的通信系統(tǒng)。該系統(tǒng)先產(chǎn)生 M 序列，然后對(duì) M 序列卷積碼編碼，QPSK 調(diào)制，解調(diào)，大數(shù)邏輯譯碼。其結(jié)構(gòu)如圖 323 所示：圖 323 移動(dòng)通信系統(tǒng)結(jié)構(gòu)圖基于 Quartus II 的仿真移動(dòng)通信系統(tǒng)的時(shí)序仿真結(jié)果如圖 324 所示：圖 324 移動(dòng)通信系統(tǒng)的時(shí)序仿真結(jié)果南昌航空大學(xué)學(xué)士學(xué)位論文26第四章 硬件部分硬件總原理圖如圖 41 所示：圖 41 硬件原理總圖系統(tǒng)的硬件部分主要是 CPLD 芯片 EPM7128S 和少許外圍電路組成。外圍電路產(chǎn)生了系統(tǒng)時(shí)鐘信號(hào)和 Start 信號(hào)作為輸入信號(hào)，M 序列、調(diào)制解調(diào)、編碼譯碼都是在芯片 EPM7128S 中完成的。南昌航空大學(xué)學(xué)士學(xué)位論文27根據(jù)原理圖，畫出 pcb 板圖，然后做出硬件板。最后用數(shù)字示波器測(cè)量各測(cè)試點(diǎn)的波形如下所示：圖 42 輸入的時(shí)鐘信號(hào)與分頻后的時(shí)鐘信號(hào)在圖 42 中，上面波形是通過(guò)晶振產(chǎn)生的 4M 的時(shí)鐘信號(hào)，輸入，下面的波形是經(jīng)過(guò) 4 分頻輸出的信號(hào)。圖中下面的波形比上面的波形拓寬了 4 倍，得到了預(yù)期的結(jié)果。圖 43 M 序列的信號(hào)與最后的譯碼輸出信號(hào)在圖 43 中，上面的波形是 M 序列的信號(hào)波形，下面的波形是 M 序列信號(hào)經(jīng)過(guò)卷積編碼，QPSK 調(diào)制，解調(diào)，卷積譯碼后輸出的信號(hào)波形。圖中兩個(gè)波形是一樣的，只是下面波形有一些拓寬。因此，得到了預(yù)期的結(jié)果。南昌航空大學(xué)學(xué)士學(xué)位論文28圖 44 編碼輸出信號(hào)與解調(diào)輸出信號(hào)在圖 44 中，上面的波形是 M 序列編碼后的輸出信號(hào)波形，下面的波形是 M 序列經(jīng)過(guò)編碼，調(diào)制，解調(diào)后輸出的信號(hào)波形。圖中兩個(gè)波形是一樣的，只是有一些延時(shí)。因此，得到了預(yù)期的結(jié)果。下圖是所做的硬件板的實(shí)物圖，上面白色的方塊是一個(gè) 4M 的晶振，中間是CPLD 的芯片 EPM7128SLC8415。左下角是電源的輸入線，紅的是正極，黑的是負(fù)極。右邊是分頻時(shí)鐘、M 序列、編碼、調(diào)制、解調(diào)、譯碼的測(cè)試端口。圖 45 硬件實(shí)物圖南昌航空大學(xué)學(xué)士學(xué)位論文29第五章 總結(jié)本文介紹了可編程邏輯器 CPLD、可編程片上系統(tǒng)開發(fā)軟件 Quartus II 及硬件描述語(yǔ)言 VHDL。調(diào)制編碼是數(shù)字通信系統(tǒng)中的一個(gè)重要部分，文中敘述了調(diào)制解調(diào)、編碼譯碼技術(shù)的理論基礎(chǔ)和實(shí)現(xiàn)方案。本文始終采用的是模塊化得設(shè)計(jì)方法，這樣大大縮短了系統(tǒng)的開發(fā)周期，同時(shí)也方便調(diào)制。將每一個(gè)模塊的程序封裝成一個(gè)器件，這樣有很好的移植性，每一個(gè)模塊都可以方便的應(yīng)用到其他系統(tǒng)中。系統(tǒng)設(shè)計(jì)雖然滿足最初的設(shè)計(jì)要求，但由于時(shí)間有限，本文的研究工作還不夠完善，本設(shè)計(jì)只是一個(gè)孤立的系統(tǒng)，還需要通過(guò)實(shí)驗(yàn)箱把程序下載到芯片中，然后自己焊制的硬件板才能完成對(duì) M 序列調(diào)制解調(diào)、編碼譯碼的全部功能。南昌航空大學(xué)學(xué)士學(xué)位論文30參考文獻(xiàn)[1] 毋杰 康丙寅 王昭婧等，基于 CPLD 的片上系統(tǒng)的無(wú)線保密通信終端[M] ， 電子科技大學(xué).2022[2] 施保華，金曉波，用 CPLD 構(gòu)成液晶顯示控制器[M]，(10)[3] 譚進(jìn)，陳勇,查光明， 無(wú)線電臺(tái)中 DS/DMPSK 調(diào)制解調(diào)器的 CPLD 實(shí)現(xiàn)[M]，現(xiàn)代電子技術(shù)[4] CPLD 的調(diào)制解調(diào)器的研究和設(shè)計(jì)[D],華中師范大學(xué)， 2022(12)[5] 晏堅(jiān)，馬正新，楊寶國(guó)等，一種參數(shù)可變的 BPSK/QPSK 數(shù)字突發(fā)