freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于cpld的幅頻均衡器課程設(shè)計(jì)畢業(yè)論文(編輯修改稿)

2025-07-15 15:40 本頁(yè)面
 

【文章內(nèi)容簡(jiǎn)介】 ParkMcClellan 算法,利用已知濾波器的特性,計(jì)算出所需濾波器的系數(shù)。在MATLAB 中,調(diào)用remez函數(shù)即可實(shí)現(xiàn)。濾波器階數(shù)越高逼近誤差越小,但階數(shù)太高會(huì)占用過(guò)多的資源開(kāi)銷和時(shí)間開(kāi)銷。綜合考慮FPGA的系統(tǒng)資源、運(yùn)算時(shí)間與逼近誤差,我們?cè)O(shè)置FIR濾波器的階數(shù)為684 階。由于A/D 采樣與D/A 轉(zhuǎn)換的時(shí)間極短,則A/D 到D/A 的延遲時(shí)間可近似為FPGA 內(nèi)部FIR 濾波器電路的窗口時(shí)間。另外,由于理想濾波器的沖擊響應(yīng)是無(wú)限長(zhǎng)的,不可實(shí)現(xiàn)的,我們只能通過(guò)有限長(zhǎng)逼近。為減小截短效應(yīng)引起的誤差,我們對(duì)濾波器的系數(shù)進(jìn)行了校正。數(shù)字幅頻均衡器由A/D轉(zhuǎn)換器、FPGA及D/A轉(zhuǎn)換器構(gòu)成。FPGA的作用主要是完成數(shù)字FIR濾波器的設(shè)計(jì),由于需要對(duì)輸入信號(hào)進(jìn)行采樣并且進(jìn)行數(shù)字處理,要得到精確的分析AD的量化誤差必須盡量的小。題目要求幅頻均衡器通帶范圍以10kHz為基準(zhǔn)起伏在177。,此項(xiàng)參數(shù)主要由數(shù)字濾波器的性能決定,也與AD的位數(shù)有關(guān)。受數(shù)字濾波器階數(shù)限制我們選擇A/D轉(zhuǎn)換頻率為100kHz,由于要進(jìn)行數(shù)字幅頻均衡,因此前端輸出的模擬信號(hào)要經(jīng)過(guò)AD轉(zhuǎn)換,轉(zhuǎn)換成14位的數(shù)字信號(hào)送給FPGA進(jìn)行處理。AD電路原理圖如圖31所示。采集信號(hào)的頻率范圍為20Hz~20kHz,為防止頻譜混疊,采樣速率應(yīng)大于奈奎斯特頻率。若采樣速率太低,一個(gè)周期內(nèi)采集點(diǎn)數(shù)太少,波形輸出時(shí)會(huì)存在較大失真;若采樣速率太高,相同條件下所需濾波器的階數(shù)更高,增加了濾波器的空間和時(shí)間復(fù)雜度。最終我們?cè)O(shè)定采樣頻率為最高頻率分量的4 倍,即80kHz。為了減小量化噪聲對(duì)系統(tǒng)的影響,應(yīng)選擇位數(shù)高、精度高的ADC。選取高精度14 位并行A/D 轉(zhuǎn)換器LTC1414,其最高采樣速率為200ksps,輸入電壓范圍為177。10V,無(wú)雜散動(dòng)態(tài)范圍高達(dá)105dB。LTC1414電路圖D/A轉(zhuǎn)換器則選擇TI公司的14位數(shù)模轉(zhuǎn)換器DAC904。圖3為L(zhǎng)TC1414具體電路,DA電路見(jiàn)附錄。 二 D/A 轉(zhuǎn)換電路設(shè)計(jì)由于通頻帶內(nèi)輸出波形的電壓幅度波動(dòng)在177。 以內(nèi),應(yīng)選擇位數(shù)高、精度高的DAC。選用高速、12位的DAC904,其最高更新速率達(dá)165Msps,功耗低至170mW。由于采樣頻率為80kHz,對(duì)于頻率為20kHz的信號(hào)一個(gè)周期只能采集4個(gè)點(diǎn),為保證輸出波形不失真,后級(jí)需接平滑濾波器。鑒于開(kāi)關(guān)電容濾波器具有陡峭的衰減特性,選用8 階低通橢圓濾波器MAX297,能較好地濾除高頻噪聲。三 FPGA 內(nèi)部FIR 濾波器電路設(shè)計(jì)直接型FIR 濾波器的結(jié)構(gòu)圖如圖5 所示。圖中,h[N] 是濾波器系數(shù),N 是濾波器階數(shù)。由直接型結(jié)構(gòu)圖可見(jiàn),N 階FIR 濾波器要用N+1 個(gè)系數(shù)表示,通常需要用N+1 個(gè)乘法器和N 個(gè)加法器來(lái)實(shí)現(xiàn),即在FPGA 內(nèi)需完成相應(yīng)的乘加運(yùn)算。并行FIR 濾波器具有速度快、易于設(shè)計(jì)的特點(diǎn),但濾波器階數(shù)較高時(shí)需要占用大量的資源,采用串行優(yōu)化算法可減少資源占用量。
點(diǎn)擊復(fù)制文檔內(nèi)容
黨政相關(guān)相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖片鄂ICP備17016276號(hào)-1