【文章內(nèi)容簡介】 EDA軟件平臺來完成對系統(tǒng)硬件功能的實現(xiàn)極大地提高了設(shè)計效率縮短了設(shè)計周期節(jié)省了設(shè)計成本。EDA是在20世紀(jì)90年代初從計算機(jī)輔助設(shè)計（CAD）、計算機(jī)輔助制造（CAM）、計算機(jī)輔助測試（CAT）和計算機(jī)輔助工程（CAE）的概念來發(fā)展而來的。一般把EDA技術(shù)的發(fā)展分為CAD、CAE、和EDA三個階段。CAD（Computer Aided Design）是EDA技術(shù)發(fā)展的早期階段。在這個階段人們開始利用計算機(jī)取代手工勞動但當(dāng)時的計算機(jī)硬件功能有限軟件功能較弱人們主要借助計算機(jī)對所設(shè)計的電路進(jìn)行一些模擬和預(yù)測輔助進(jìn)行集成電路版圖編輯和印刷電路板PCB（Printed Circuit Board）布局、布線等簡單的版圖繪制等工作。CAE（Computer Aided Engineering）是在CAD的工具逐步完善的基礎(chǔ)上發(fā)展起來的尤其是人們在設(shè)計方法學(xué)和設(shè)計工具集成化方面取得了長足的進(jìn)步可以利用計算機(jī)作為單點設(shè)計工具并建立各種設(shè)計單元庫開始用計算機(jī)將許多單點工具集成在一起使用大大提高了工作效率。 單片機(jī)概論單片機(jī)是一個單芯片形態(tài)、面向控制對象的嵌入式應(yīng)用計算機(jī)系統(tǒng)。它得出現(xiàn)使計算機(jī)從通用型數(shù)值計算領(lǐng)域進(jìn)入到智能化的控制領(lǐng)域。從此，計算機(jī)技術(shù)在兩個重要領(lǐng)域——通用計算機(jī)領(lǐng)域和嵌入式計算機(jī)領(lǐng)域都得到了極其重要的發(fā)展，并在深深地改變著我們的社會。所謂單片機(jī)，即把組成微型計算機(jī)的各個功能部件，如中央處理器CPU、隨即存儲器RAM、只讀存儲器ROM、輸入、輸出接口電路、定時器、計數(shù)器以及串行通信接口等集成在一塊芯片中，構(gòu)成一個完整的微型計算機(jī)。因此單片機(jī)早期的含義為單片微型計算機(jī)（Single chip microputer），直接譯為單片機(jī)，并一直沿用至今。由于單片機(jī)面對的是測控對象，突出的是控制功能，所以它從功能和形態(tài)上來說都是應(yīng)控制領(lǐng)域應(yīng)用的要求而誕生的。隨著單片機(jī)技術(shù)的發(fā)展，它在芯片內(nèi)集成了許多面對測控對象的接口電路，如ADC、DAC、高速I/O口、PWM、WDT等。這些外圍電路及外設(shè)接口已經(jīng)突破了微型計算機(jī)（Microputer）傳統(tǒng)的體系結(jié)構(gòu)，所以更為確切反映單片機(jī)本質(zhì)的名稱應(yīng)是微控制器。單片機(jī)是單芯片形態(tài)作為嵌入式應(yīng)用得計算機(jī)，它有唯一的、專門為嵌入式應(yīng)用而設(shè)計的體系結(jié)構(gòu)和指令系統(tǒng)，加上它的芯片級體積的優(yōu)點和現(xiàn)場環(huán)境下可高速可靠地運(yùn)行的特點，因此單片機(jī)又稱為嵌入式微控制器（Embedded micro controller）。但是，在國內(nèi)單片機(jī)的叫法仍然有著普遍的意義。我們已經(jīng)把單片機(jī)理解為一個單芯片行動的微控制器，它是一個典型的嵌入式應(yīng)用計算機(jī)系統(tǒng)。目前按單片機(jī)內(nèi)部數(shù)據(jù)通道的寬度，把它分為4位、8位、16位及32位單片機(jī)。單片微型計算機(jī)技術(shù)迅速發(fā)展，由單片機(jī)技術(shù)開發(fā)的計數(shù)設(shè)備和產(chǎn)品廣泛應(yīng)用到各個領(lǐng)域，單片機(jī)技術(shù)產(chǎn)品和設(shè)備促進(jìn)了生產(chǎn)技術(shù)水平的提高。企業(yè)迫切需要大量熟練掌握單片機(jī)技術(shù)并能開發(fā)、應(yīng)用和維護(hù)管理這些智能化產(chǎn)品的高級工程技術(shù)人才。單片機(jī)以體積小、功能強(qiáng)、可靠性高、性能價格比高等特點，已成為實現(xiàn)工業(yè)生產(chǎn)技術(shù)進(jìn)步和開發(fā)機(jī)電一體化和智能化測控產(chǎn)品的重要手段。由于微電子技術(shù)和計算機(jī)技術(shù)的發(fā)展，數(shù)字頻率計都在不斷地進(jìn)步著，靈敏度不斷提高，頻率范圍不斷擴(kuò)大，功能不斷地增加。同時隨著科學(xué)技術(shù)的發(fā)展，用戶對電子計數(shù)器也提出了新的要求。對于低檔產(chǎn)品要求使用操作方便，量程（足夠）寬，可靠性高，價格低。而對于中高檔產(chǎn)品，則要求有高分辨率，高精度，高穩(wěn)定度，高測量速率；除通常計數(shù)器所具有的功能外，還要有數(shù)據(jù)處理功能，統(tǒng)計分析功能，時域分析功能等等，或者包含電壓測量等其他功能。 頻率計的設(shè)計內(nèi)容和意義設(shè)計內(nèi)容：本設(shè)計屬于典型的EDA設(shè)計。CPLD是一類新興的高密度大規(guī)?？删幊踢壿嬈骷?，它具有門陣列的高密度和PLD器件的靈活性和易用性，目前已成為一類主要的可編程器件。設(shè)計使用等精度頻率測量方法，完整的設(shè)計出基于FPGA/CPLD的頻率測量計，并完成調(diào)試。主要參數(shù)：（1） 測頻范圍為0－100MHZ。（2） 標(biāo)準(zhǔn)頻率為40MHZ.頻率測量在科技研究和實際應(yīng)用中的作用日益重要。傳統(tǒng)的頻率計通采用組合電路和時序電路等大量的硬件電路構(gòu)成，產(chǎn)品不但體積較大，運(yùn)行速度慢，而且測量低頻信號時不宜直接使用。頻率信號抗干擾性強(qiáng)、易于傳輸 ,可以獲得較高的測量精度。同時 ,頻 AT89C51 單片機(jī)和相關(guān)硬軟件實現(xiàn)。MCS—51系列單片機(jī)具有體積小，功能強(qiáng)，性能價格比較高等特點，因此被廣泛應(yīng)用于工業(yè)控制和智能化儀器，儀表等領(lǐng)域。我們研制的頻率計以89c51單片機(jī)為核心，具有性能優(yōu)良，精度高，可靠性好等特點。隨著電子技術(shù)與計算機(jī)技術(shù)的發(fā)展，以單片機(jī)為核心的測量控制系統(tǒng)層出不窮，在被測信號中，較多的是模擬和數(shù)字開關(guān)信號，而且還經(jīng)常遇到以頻率為參數(shù)的被測信號，例如流量、轉(zhuǎn)速、晶體壓力傳感器以及經(jīng)過參量—頻率轉(zhuǎn)換后的信號等。對于以頻率為參數(shù)的被測信號，通常多采用的測頻法和測周法。實現(xiàn)一個寬頻域，高精度的頻率計，一種有效的方法是：在高頻段直接采用頻率法，低頻段采用測周法。一般的數(shù)字頻率計本身無計算能力因而難以使用測周發(fā)，而用89c51單片機(jī)構(gòu)成的頻率計卻很容易做到這一點。對高頻段和低頻段的劃分，會直接影響測量精度及速度。經(jīng)分析我們將f=1MHZ做為高頻，采用直接測頻法；將f=1HZ做為低頻，采用測周期法。為了提高測量精度，我們又對高低頻再進(jìn)行分段。以89C51單片機(jī)為控制器件的頻率測量方法，并用匯編語言進(jìn)行設(shè)計，采用單片機(jī)智能控制，結(jié)合外圍電子電路，得以高低頻率的精度測量。最終實現(xiàn)多功能數(shù)字頻率計的設(shè)計方案，根據(jù)頻率計的特點，可廣泛應(yīng)用于各種測試場所。本測頻系統(tǒng)的設(shè)計揚(yáng)棄了傳統(tǒng)的自下而上的數(shù)字電路設(shè)計方法，采用先進(jìn)的EDA技術(shù)及自上而下的設(shè)計，把資源豐富、控制靈活及良好人機(jī)對話功能的單片機(jī)和具有內(nèi)部結(jié)構(gòu)重組、現(xiàn)場可編程的CPLD芯片完美的結(jié)合起來，實現(xiàn)了對0－100MHZ信號頻率的等精度測量。由于CPLD具有連續(xù)連接結(jié)構(gòu)，易于預(yù)測延時，使電路仿真會更加準(zhǔn)確，且編程方便，速度快，集成度高，價格低，從而系統(tǒng)研制周期大大縮短，產(chǎn)品性能價格比提高。CPLD芯片采用流行的VHDL語言編程，并在MAX+plusII設(shè)計平臺上實現(xiàn)了全部編程設(shè)計，單片機(jī)采用底層匯編語言編程，可以精確地控制測頻計數(shù)閘門的開啟和關(guān)閉，從而進(jìn)一步提高了測量精度。在基礎(chǔ)理論和專業(yè)技術(shù)基礎(chǔ)上，通過對數(shù)字頻率計的設(shè)計，用十進(jìn)制數(shù)字來顯示被測信號頻率的測量裝置。以精確迅速的特點測量信號頻率，在本設(shè)計在實踐理論上鍛煉提高了自己的綜合運(yùn)用知識水平，為以后的開發(fā)及科研工作打下基礎(chǔ)。2 設(shè)計理論基礎(chǔ)本部分介紹CPLD作設(shè)計的意義、頻率測量原理、等精度測量原理以及總體設(shè)計方案。 CPLD/FPGA 設(shè)計意義 EDAEDA（電子設(shè)計自動化）技術(shù)以計算機(jī)為工具，在EDA軟件平臺上，對以超高速硬件描述語言（VHDL）為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動的完成邏輯編譯、邏輯化簡、邏輯綜合及優(yōu)化、邏輯仿真，直至對特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA的仿真測試技術(shù)只需要通過計算機(jī)就能對所設(shè)計的電子系統(tǒng)從各種不同層次的系統(tǒng)性能特點完成一系列準(zhǔn)確的測試與仿真操作，大大提高了大規(guī)模系統(tǒng)電子設(shè)計的自動化程度。設(shè)計者的工作僅限于利用軟件方式，即利用超高速硬件描述語言（VHDL）來完成系統(tǒng)硬件功能的描述，在EDA工具的幫助下就可以得到最后的結(jié)果，這使得對整個硬件系統(tǒng)的設(shè)計和修改過程如同完成軟件設(shè)計一樣方便、高效?；贓DA技術(shù)的設(shè)計方法為“自頂向下”設(shè)計，其步驟是采用可完全獨立于目標(biāo)器件芯片物理結(jié)構(gòu)的超高速硬件描述語言，在系統(tǒng)的基本功能或行為級上對設(shè)計的產(chǎn)品進(jìn)行行為描述和定義，結(jié)合多層的仿真技術(shù)，在確保設(shè)計的可行性與正確性的前提下，完成功能確認(rèn)。然后利用EDA工具的邏輯綜合功能，把功能描述轉(zhuǎn)換為某一具體目標(biāo)芯片的網(wǎng)表文件，經(jīng)編程器下載到可編程目標(biāo)芯片中（如FPGA芯片），使該芯片能實現(xiàn)設(shè)計要求的功能。 CPLD(復(fù)雜可編程邏輯器件)CPLD是一種新興的高密度大規(guī)?？删幊踢壿嬈骷?，它具有門陣列的高密度和PLD器件的靈活性和易用性，目前已成為一類主要的可編程器件?？删幊唐骷淖畲筇攸c是可通過軟件編程對器件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，能隨時進(jìn)行設(shè)計調(diào)整而滿足產(chǎn)品升級。使得硬件的設(shè)計可以如軟件設(shè)計一樣方便快捷，從而改變了傳統(tǒng)數(shù)字及用單片機(jī)構(gòu)成的數(shù)字系統(tǒng)的設(shè)計方法、設(shè)計過程及設(shè)計觀念，使電子設(shè)計的技術(shù)操作和系統(tǒng)構(gòu)成在整體上發(fā)生了質(zhì)的飛躍。采用CPLD可編程器件，可利用計算機(jī)軟件的方式對目標(biāo)器件進(jìn)行設(shè)計，而以硬件的形式實現(xiàn)既定的系統(tǒng)功能。在設(shè)計過程中，可根據(jù)需要隨時改變器件的內(nèi)部邏輯功能和管腳的信號方式，借助于大規(guī)模集成的CPLD和高效的設(shè)計軟件，用戶不僅可通過直接對芯片結(jié)構(gòu)的設(shè)計實行躲在數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，大大減少了電路圖設(shè)計和電路板設(shè)計的工作量及難度，同時，這種基于可編程芯片的設(shè)計大大減少了系統(tǒng)芯片的數(shù)量，縮小了系統(tǒng)的體積，提高了系統(tǒng)的可靠性。 FPGA（現(xiàn)場可編程門陣列）FPGA是一種可由用戶自定義并進(jìn)行配置得高密度專用集成電路。FPGA具有陣列型PLD器件得優(yōu)點，同時其結(jié)構(gòu)又類似掩?？删幊涕T陣列，因此與有更高的集成度和更強(qiáng)大的邏輯實現(xiàn)能力，使得設(shè)計更加靈活和容易實現(xiàn)。事實上FPGA已經(jīng)稱為一類標(biāo)準(zhǔn)器件，并且已經(jīng)和CPLD一起成為目前最常用得可編程邏輯器件。世界上得可編程邏輯器件供應(yīng)商（如Xilinx、Altera和Actel）可以為客戶提供各具特色的FPGA產(chǎn)品。因此對FPGA而言有著不同得分類方法，一般可根據(jù)互聯(lián)結(jié)構(gòu)和編程特性對FPGA進(jìn)行分類。目前主流的FPGA產(chǎn)品內(nèi)部連線一般采用分段互連型結(jié)構(gòu)，并且可重復(fù)編程。 FPGA和CPLD的選擇CPLD和FPGA再邏輯功能塊和內(nèi)部互連方面存在區(qū)別，兩種器件各有優(yōu)點和缺點，適用于不同得場合。無論是CPLD還是FPGA，都是依靠內(nèi)部得邏輯塊實現(xiàn)設(shè)計功能。CPLD中得邏輯塊一般稱為LAB，其規(guī)模比較大，通常由幾十個輸入端和不少于十個的輸出端，并且還可以根據(jù)需要進(jìn)行邏輯擴(kuò)展，但是邏輯寄存器的數(shù)量很少。FPGA的邏輯塊稱為CLB，通常只有48個輸入端，12個輸出端，因此CLB內(nèi)部得傳輸延時很小，可以得到較高的單元速度。從規(guī)模上看CLB只是一個邏輯單元，當(dāng)輸入端不夠用時，通常需要吧CLB進(jìn)行串行級連擴(kuò)展。CPLD的內(nèi)部互連采用全局總線得方式，其主要特點是延時可預(yù)測。而FPGA使用分布式的內(nèi)部互連，內(nèi)部延時受系統(tǒng)布局的影響。CPLD和FPGA機(jī)構(gòu)上的區(qū)別決定了兩種器件使用于不同的數(shù)字系統(tǒng)。CPLD強(qiáng)大的邏輯功能使其更適用來設(shè)計復(fù)雜的組合邏輯電路和控制系統(tǒng)（如DMA控制和存儲器控制）。FPGA較小的邏輯單元結(jié)構(gòu)和豐富的寄存器資源決定了其更適用于復(fù)雜時序電路和數(shù)據(jù)處理系統(tǒng)（如通信傳輸和視頻處理）。 頻率測量原理在電子測量技術(shù)中，頻率測量是最基本的測量之一。工程中很多測量，如用振蕩式方法測量力、時間測量、速度測量、速度控制等，都涉及到頻率測量，或可歸結(jié)為頻率測量。頻率測量的精度和效能常常決定里這次測量儀表或控制系統(tǒng)的性能。頻率作為一種最基本的物理量，其測量問題等同于時間測量問題，因此頻率測量的意義更加顯然。頻率測量的方法有多種，其中電子計數(shù)器測量頻率具有精度高、使用方便、測量迅速以及便于實現(xiàn)測量過程的自動化等優(yōu)點，是頻率測量的重要手段之一。常用的測頻法和周期法在實際應(yīng)用中具有叫大的局限性，并且對被測信號的計數(shù)存在177。1一個字的誤差。而在直接測頻方法的基礎(chǔ)上發(fā)展起來的等精度測頻方法消除了計數(shù)所產(chǎn)生的誤差，實現(xiàn)了寬頻率范圍內(nèi)的高精度測量，但是他不能消除和降低標(biāo)準(zhǔn)頻率所引入的誤差。常用的頻率測量方法： 頻率測量圖21 頻率測量原理圖 The schematic diagram of Frequency measurement頻率測量的原理圖如圖21所示。按照頻率的定即單位時間內(nèi)周期信號的發(fā)生次數(shù)，圖中晶振提供了測量的時間基準(zhǔn)，分頻后通過控制電路去開啟與關(guān)閉時間閘門。閘門開啟時，計數(shù)器開始計數(shù)，閘門關(guān)閉，停止計數(shù)。若閘門開放時間為T，計數(shù)值為N，則被測頻率：F=N/T用這種頻率測量原理，對于頻率較低的被測信號來說，存在著實時性和測量精度之間的矛盾。例如若被測信號為10HZ，%，則最短閘門時間為： T=N/F=1000S這樣的測量周期根本是不可能接受的，可見頻率測量法不適宜用于低頻信號的測量。 周期測量周期測量原理和頻率測量原理基本結(jié)構(gòu)是一樣的，只是把晶振和被測信號位置互換一下。T=NTr/M計數(shù)值 N 和被測信號的周期成正比，N 反映了 M 個信號周期的平均值。利用周期測量法在一定信號頻率范圍內(nèi)，通過調(diào)節(jié)分頻系數(shù) M，可以較好地解決精度與實時性的矛盾。但是對于高頻信號，周期法就需要很大的分頻系數(shù) M，增加了硬件和軟件的復(fù)雜性，不宜采用。圖 22 周期測量原理圖 The schematic diagram of periodic measurement由此可見，對于傳統(tǒng)的頻率測量方法若是要達(dá)到高精度的要求，必須對被測信號分段測量，對于較低頻率采用周期測量法，對較高頻率采用頻率測量法。周期測量法原理圖如圖 22 所示。 等精度測頻法等精度測頻的方法是：采用頻率準(zhǔn)確的高頻信號作為標(biāo)準(zhǔn)頻率信號，保證測量的閘門時間為被測信號的整數(shù)倍，并在閘門時間內(nèi)同時對標(biāo)準(zhǔn)信號脈沖和被測信號脈沖進(jìn)行計數(shù)，實現(xiàn)整個頻率測量范圍內(nèi)的測量精度相等，當(dāng)標(biāo)準(zhǔn)信號很高，閘門時間足夠長時，可實現(xiàn)高精度的頻率測量。等精度測頻原理示意圖如圖 23 所示圖 23 中的門控信號是可預(yù)