【文章內(nèi)容簡介】 原則（畫圈的原則） （1）盡量畫大圈，但每個圈內(nèi)只能含有2n（n=0,1,2,3……）個相鄰項。要特別注意對邊相鄰性和四角相鄰性。（2）圈的個數(shù)盡量少。（3）卡諾圖中所有取值為1的方格均要被圈過，即不能漏下取值為1的最小項。（4）在新畫的包圍圈中至少要含有1個末被圈過的1方格，否則該包圍圈是多余的。3．用卡諾圖化簡邏輯函數(shù)的步驟：（1）畫出邏輯函數(shù)的卡諾圖。（2）合并相鄰的最小項，即根據(jù)前述原則畫圈。（3）寫出化簡后的表達式。每一個圈寫一個最簡與項，規(guī)則是，取值為l的變量用原變量表示，取值為0的變量用反變量表示，將這些變量相與。然后將所有與項進行邏輯加，即得最簡與—或表達式【例6】用卡諾圖化簡邏輯函數(shù)：L（A,B,C,D）=∑m（0,2,3,4,6,7,10,11,13,14,15）解：（1）由表達式畫出卡諾圖。（2）畫包圍圈，合并最小項，得簡化的與—或表達式:【】用卡諾圖化簡邏輯函數(shù)：解：（1）由表達式畫出卡諾圖。（2）畫包圍圈合并最小項，得簡化的與—或表達式:注意：圖中的虛線圈是多余的，應去掉 ?！纠?】某邏輯函數(shù)的真值表如表3所示，用卡諾圖化簡該邏輯函數(shù)。解：（1）由真值表畫出卡諾圖。（2）畫包圍圈合并最小項。有兩種畫圈的方法：圖（a）所示圈法：寫出表達式： 圖（b）所示圈法：寫出表達式：通過這個例子可以看出，一個邏輯函數(shù)的真值表是唯一的，卡諾圖也是唯一的，但化簡結(jié)果有時不是唯一的。 4．卡諾圖化簡邏輯函數(shù)的另一種方法——圈0法【例9】已知邏輯函數(shù)的卡諾圖如圖所示，分別用“圈1法”和“圈0法”寫出其最簡與—或式。解：（1）用圈1法畫包圍圈，得：（2）用圈0法畫包圍圈，得： (六)具有無關(guān)項的邏輯函數(shù)的化簡1．無關(guān)項——在有些邏輯函數(shù)中，輸入變量的某些取值組合不會出現(xiàn)，或者一旦出現(xiàn)，邏輯值可以是任意的。這樣的取值組合所對應的最小項稱為無關(guān)項、任意項或約束項?！纠?0】在十字路口有紅綠黃三色交通信號燈，規(guī)定紅燈亮停，綠燈亮行，黃燈亮等一等，試分析車行與三色信號燈之間邏輯關(guān)系。解：設(shè)紅、綠、黃燈分別用A、B、C表示，且燈亮為1，燈滅為0。車用L表示，車行L=1，車停L=0。列出該函數(shù)的真值。顯而易見，在這個函數(shù)中，有5個最小項為無關(guān)項。帶有無關(guān)項的邏輯函數(shù)的最小項表達式為：L=∑m（ ）+∑d（ ）如本例函數(shù)可寫成：L=∑m（2）+∑d（0,3,5,6,7）2．具有無關(guān)項的邏輯函數(shù)的化簡化簡具有無關(guān)項的邏輯函數(shù)時，要充分利用無關(guān)項可以當0也可以當1的特點，盡量擴大卡諾圈，使邏輯函數(shù)更簡。如在【例10】中不考慮無關(guān)項時，表達式為：考慮無關(guān)項時，表達式為: 注意:在考慮無關(guān)項時，哪些無關(guān)項當作1，哪些無關(guān)項當作0，要以盡量擴大卡諾圈、減少圈的個數(shù)，使邏輯函數(shù)更簡為原則。 作業(yè)：P32 第3章 緒論 概述學習目標：TTL與非門的工作原理；其它TTL門（反相器、或非門、OC門、三態(tài)門）的工作原理及TTL門的改進系列；OC門的上拉電阻的計算；TG傳輸門的基本工作原理。教學重點：TTL與非門的工作原理課時分配：4學時教學過程：一、二極管與門和或門電路1．與門電路2．或門電路二、三極管非門電路二極管與門和或門電路的缺點：（1）在多個門串接使用時，會出現(xiàn)低電平偏離標準數(shù)值的情況。（2）負載能力差解決辦法：將二極管與門（或門）電路和三極管非門電路組合起來。三、DTL與非門電路工作原理： （1）當A、B、C全接為高電平5V時，二極管D1～D3都截止，而DD5和T導通，且T為飽和導通， VL=，即輸出低電平。（2）A、B、則VP≈1V，從而使DD5和T都截止，VL=VCC=5V，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：一、TTL與非門的基本結(jié)構(gòu)及工作原理1．TTL與非門的基本結(jié)構(gòu)OC門主要有以下幾方面的應用（1）實現(xiàn)線與。 電路如右圖所示，邏輯關(guān)系為:（2）實現(xiàn)電平轉(zhuǎn)換。如圖示，可使輸出高電平變?yōu)?0V。（3）用做驅(qū)動器。如圖是用來驅(qū)動發(fā)光二極管的電路。OC門進行線與時，外接上拉電阻RP的選擇：（1）當輸出高電平時， RP不能太大。RP為最大值時要保證輸出電壓為VOH（min），由得：（2）當輸出低電平時，RP不能太小。RP為最小值時要保證輸出電壓為VOL（max），由得：所以： RP（min）＜RP＜RP（max）5．三態(tài)輸出門（1）三態(tài)輸出門的結(jié)構(gòu)及工作原理。當EN=0時，G輸出為1，D1截止，相當于一個正常的二輸入端與非門，稱為正常工作狀態(tài)。當EN=1時，G輸出為0，TT3都截止。這時從輸出端L看進去，呈現(xiàn)高阻，稱為高阻態(tài)，或禁止態(tài)。（a）組成單向總線（2）三態(tài)門的應用三態(tài)門在計算機總線結(jié)構(gòu)中有著廣泛的應用。（a）組成單向總線，實現(xiàn)信號的分時單向傳送.（b）組成雙向總線，實現(xiàn)信號的分時雙向傳送。七、TTL集成邏輯門電路系列簡介1．74系列——為TTL集成電路的早期產(chǎn)品，屬中速TTL器件。2．74L系列——為低功耗TTL系列，又稱LTTL系列。3．74H系列——為高速TTL系列。4．74S系列——為肖特基TTL系列，進一步提高了速度。如圖示。5．74LS系列——為低功耗肖特基系列。6．74AS系列——為先進肖特基系列，它是74S系列的后繼產(chǎn)品。7．74ALS系列——為先進低功耗肖特基系列，是74LS系列的后繼產(chǎn)品。4 ．CMOS傳輸門工作原理：（設(shè)兩管的開啟電壓VTN=|VTP|）（1）當C接高電平VDD， 接低電平0V時，若Vi在0V～VDD的范圍變化，至少有一管導通，相當于一閉合開關(guān)，將輸入傳到輸出，即Vo=Vi。（2）當C接低電平0V， 接高電平VDD，Vi在0V～VDD的范圍變化時，TN和TP都截止，輸出呈高阻狀態(tài)，相當于開關(guān)斷開。 作業(yè)：P62 、第4章 緒論 概述 學習目標：了解組合邏輯電路的特點；掌握組合邏輯電路的分析方法和設(shè)計方法 教學重點、難點：組合邏輯電路的分析與設(shè)計。課時分配：4學時一．組合邏輯電路的特點 電路任一時刻的輸出狀態(tài)只決定于該時刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。 組合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。每一個輸出變量是全部或部分輸入變量的函數(shù)：L1 = f1（AA…、Ai）L2 = f2（AA…、Ai） ……Lj=fj（AA…、Ai） 二、組合邏輯電路的分析方法分析過程一般包含4個步驟：【例1】：組合電路如圖所示，分析該電路的邏輯功能。解：（1）由邏輯圖逐級寫出邏輯表達式。為了寫表達式方便，借助中間變量P。（2）化簡與變換：（3）由表達式列出真值表。（4）分析邏輯功能 ： 當A、B、C三個變量不一致時，電路輸出為“1”，所以這個電路稱為“不一致電路”?！纠?】：組合電路如圖，試分析其邏輯功能。解：（1）由邏輯圖寫出邏輯表達式(2)變換。（3）列真值表： （4）分析邏輯可能：由表可知，若輸入兩個或兩個以上的1（或0），輸出Y為1（或0），此電路在實際應用中可作為三人表決電路?！纠?】：組合電路如圖，試分析其邏輯功能。解：(1) 由邏輯圖寫出邏輯表達式（2）變換與化簡： （3）列真值表 （4）電路的邏輯功能：電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個為0，Y=1；A、B全為1時，Y=0。所以Y和A、B的邏輯關(guān)系為與非運算的關(guān)系。三. 組合邏輯電路的設(shè)計方法設(shè)計過程的基本步驟：【例1】在舉重比賽中，有兩名副裁判，一名主裁判。當兩名以上裁判（必須包括主裁判在內(nèi)）認為運動員上舉杠鈴合格，按動電鈕，裁決合格信號燈亮，試用與非門設(shè)計該電路?！〗猓涸O(shè)主裁判為變量A，副裁判分別為B和C；按電鈕為1，不按為0。表示成功與否的燈為Y，合格為1，否則為0。（1）根據(jù)邏輯要求列出真值表。 （2）由真值表寫出表達式： ABC0100 01 11