【文章內容簡介】 的存取速度，既可讀又可寫，具有集成度高、價格低、耗電少等優(yōu)點，因此得到廣泛的使用。 由于閃存所具有的獨特優(yōu)點， Pentium II以后的主板都采用了這種存儲器存放 BIOS程序。閃存的可擦可寫特性，使 BIOS程序可以及時升級。閃存芯片引腳功能與同容量的 EPROM引腳功能完全兼容。典型的閃存芯片有 29C256(32K 8位 =256K位 )、 29C512(64K 8位＝ 512K位 )、29C010 (128K 8位 =1 M位 )、29C020(256K 8位＝ 2M位 )、 29C040(512K 8位 =4M位 )、 29C080(1024K 8位＝ 8M位 )等。 1. 28F040的引腳 圖 28F040芯片引腳排列圖 2. 工作過程 28F040與普通 E2PROM芯片一樣也有三種工作方式，即數(shù)據(jù)讀出、編程寫入和擦除。 1) 數(shù)據(jù)讀出操作 數(shù)據(jù)讀出操作包括讀出芯片中某個單元的內容、讀出內部狀態(tài)寄存器的內容以及讀出芯片內部的廠家及器件標記三種情況。初始加電以后或在寫入命令 00H(或 FFH)之后，芯片就處于讀存儲單元的狀態(tài)。這時就和讀 SRAM或 EPROM芯片一樣，很容易讀出指定的地址單元中的數(shù)據(jù)。 2) 編程 編程寫入包括，對芯片單元的寫入和對其內部每個 32 KB塊的軟件保護。軟件保護是用命令使芯片的某一塊或某些塊或整片規(guī)定為寫保護，這樣可以使被保護的塊不被寫入新的內容或擦除。例如，向狀態(tài)寄存器寫入命令 0FH ，再送上要保護塊的地址，就可置規(guī)定的塊為寫保護。若寫入命令 FFH，就置全片為寫保護狀態(tài)。 28F040對芯片的編程寫入采用字節(jié)編程方式，寫入過程如圖 。首先向 28F040狀態(tài)寄存器寫入命令 10H，再在指定的地址單元寫入相應數(shù)據(jù)。接著查詢狀態(tài)，判斷這個字節(jié)是否寫好，若寫好則重復上面過程，直到全部字節(jié)寫入。 3) 擦除方式 28F040既可以每次擦除一個字節(jié)，也可以一次擦除整個芯片，或根據(jù)需要只擦除片內某些塊，并可在擦除過程中使擦除掛起 (暫停擦除 )和恢復擦除。對字節(jié)的擦除包含在字節(jié)編程過程中，寫入數(shù)據(jù)的同時就等于擦除了原單元的內容。整片擦除的過程如圖 (a)所示。 圖 28F040的字節(jié)寫入過程 圖 28F040的擦除流程 加 編 程 電 壓寫 自 動 整 片擦 除 命 令 3 2 H寫 整 片 擦 除確 認 命 令 3 0 H讀 狀 態(tài)？完 成 否P P HVYN加 編 程 電 壓寫 自 動 塊 擦除 命 令 2 0 H寫 確 認 命 令D 0 H 和 塊 地 址讀 狀 態(tài)？完 成 否P P HVYN3. 閃存的應用 目前閃存主要用來構成移動存儲器代替軟磁盤，如移動閃存盤 (也稱 U盤 )。同時，閃存技術已大量用于便攜式計算機、數(shù)碼相機、 MP3播放器等設備中，如 MMC卡、 CF卡和 SD卡等。閃存芯片也被用作內存，用于內容不經(jīng)常改變且對寫入時間要求不高的場合，如微型機的 BIOS， IC卡的數(shù)據(jù)記錄單元等。 半導體存儲器接口的基本技術 對于微型機用戶來說，往往遇到用某種存儲器芯片構成一個存儲系統(tǒng)，或是擴充存儲器容量的問題。也就是說，要通過總線把 RAM、 ROM芯片同 CPU連接起來，并使其能夠正常工作。微處理器和存儲器交換信息時，總是先輸出地址，接著送出讀 /寫命令，然后才能通過數(shù)據(jù)總線進行信息交換。所以 CPU與存儲器之間連接，必須考慮到信號連接、時序配合、驅動能力等問題。 8088/8086系統(tǒng)中的內存儲器接口 下面重點討論 SRAM以及 ROM芯片與 CPU的連線，并假設負載能力及時序配合問題都已滿足要求。 1. SRAM以及 ROM芯片與 8088 CPU總線的連接 8088 CPU外部數(shù)據(jù)總線為 8位，和 N 8位存儲器芯片 (或芯片組 )相連時，數(shù)據(jù)總線一一對應相連即可。 【 例 】 設有 UVEPROM單片容量為 8K 8位，SRAM單片容量也為 8K 8位，試將它們與 8088 CPU相連，形成 16 KB ROM容量和 16 KB RAM容量的存儲器。 圖 UVEPROM、 SRAM與 8088 CPU的連接 4個芯片的地址域如下。 RAM1： 00000H～ 01FFFH RAM2： 02022H～ 03FFFH ROM1： 04000H～ 05FFFH ROM2： 06000H～ 07FFFH 【 例 】 試將 2817A E2PROM及 6116 SRAM芯片與 8088 CPU相連，組成 8KB的 ROM及 8KB的RAM存儲器。 圖 2817A、 6116與 8088CPU的連接 圖 ，假定 2817A起址為 00000H，芯片地址連續(xù)排列； 6116地址跟隨最后一片 2817A的末地址。 根據(jù)圖 ，請讀者寫出每個存儲器芯片的地址域，并連接 74LS138的輸入引腳到地址總線 ，參考圖 ，連接其他總線。 2. SRAM以及 ROM芯片與 8086 CPU總線的連線 圖 8086的存儲器結構 【 例 】 設有 8K 8位 SRAM芯片，欲組成8086CPU的 32KB存儲空間，要求地址域為F8000H～ FBFFFH(16KB)和 FC000H～FFFFFH(16KB)，試畫出 SRAM與 CPU的連線。 圖 SRAM與 8086 CPU的連接 動態(tài)存儲器的連接 在動態(tài) RAM中，信息是以電荷的形式存儲在存儲單元的電容上的。由于泄漏電流的存在，使電容上的電荷不斷漏掉，特別是當溫度升高時，漏電更加嚴重。一般存儲電容保存信息的時間只有 2ms左右，故必須在 2ms時間內將全部基本存儲電路刷新一遍。刷新過程與讀 /寫過程類似，刷新周期往往與讀 /寫周期相等。但刷新時存儲器不與外部數(shù)據(jù)總線相聯(lián)系。刷新是按行進行的，一個刷新周期內對一行的所有基本存儲電路刷新一遍。 圖 RAM芯片組連接的例子。例中用 4K 1位動態(tài) RAM芯片組成一個 8K 8位的存儲器，共需 16個 4K 1位 RAM芯片，其中每 8片構成一個 4K 8位芯片組。 圖 動態(tài) RAM的連接 根據(jù)系統(tǒng)中所使用 CPU及動態(tài)存儲器的型號不同，刷新方式也不同，通常有以下 3種： (1) 定時集中刷新方式。 這種刷新方式是在信息保存允許的時間范圍 (如2ms)內，集中一段時間 (如 8μs～ 20μs)對所有基本存儲電路一行行地順序進行刷新，刷新結束后再開始工作周期。 (2) 非同步刷新方式。采用這種刷新方式時，刷新操作與 CPU的操作無關，每隔一定時間進行一次刷新操作。另外，必須有讀 /寫周期與刷新周期的選擇電路，但是當兩者出現(xiàn)沖突時，會因此而增加讀 /寫周期的時間。 (3) 同步刷新方式。這種刷新方式是在每一個指令周期中利用 CPU不進行讀 /寫操作的時間進行刷新操作，因而減少了特別增設的刷新操作時間，有利于高速化，而且線路也不復雜，采用較多。 IBM－ PC機的刷新操作，由定時器 /計數(shù)器 1號通道 (約 )向 0號 DMA通道請求一次動態(tài)存儲器的 DMA讀操作，來實現(xiàn)周期性的同步刷新。 微型計算機存儲器系統(tǒng)組成 目前，微型計算機的存儲器系統(tǒng)已經(jīng)發(fā)展成多級結構，如圖 ，各種類型存儲芯片及存儲介質都可以應用在微型機系統(tǒng)中。 圖 存儲器多級結構 C P UC a c h eS R