【文章內(nèi)容簡(jiǎn)介】 寬下更有效率，在100 MHz的帶寬以內(nèi)提供1Gbps的數(shù)據(jù)速率。測(cè)井技術(shù)發(fā)展到今天，已經(jīng)發(fā)生了很大的變化：一是由模擬測(cè)井技術(shù)發(fā)展到了數(shù)字測(cè)井技術(shù)；二是由數(shù)字測(cè)井技術(shù)發(fā)展到了數(shù)控測(cè)井技術(shù)。進(jìn)入90年代，成像測(cè)井技術(shù)獲得了較大的發(fā)展，測(cè)井系統(tǒng)中需要傳送的數(shù)據(jù)信息量越來(lái)越大，為此必須解決數(shù)據(jù)的高速傳輸與正確接收兩個(gè)問(wèn)題，如相關(guān)編碼技術(shù)、纜芯多路復(fù)用技術(shù)、由于曼徹斯特碼既能提供足夠的定時(shí)分量，又無(wú)直流漂移，編碼過(guò)程相對(duì)簡(jiǎn)單，因而曼徹斯特（Manchester）碼是測(cè)井?dāng)?shù)據(jù)傳輸中常用的編碼方式之一。目前，在實(shí)際的工程測(cè)井中，并且Manchester編碼、解碼是以16位數(shù)據(jù)為基本單位，邏輯上要求使用16位的并入串出移位寄存器和16位的串入并出移位寄存器與單片機(jī)接口，這樣硬件結(jié)構(gòu)比較復(fù)雜，可用單片機(jī)軟件來(lái)實(shí)現(xiàn)Manchester編碼和解碼功能. 　在油田測(cè)井中，井下儀在井下采集大量信息，并傳送給地面測(cè)井系統(tǒng)；但井下儀到地面段信道的傳輸性能并不好，常用的NRZ碼不適合在這樣的信道里傳輸，而且NRZ碼含有豐富的直流分量，容易引起滾筒的磁化，因而選用了另外一種編碼 ——曼徹斯特碼。曼徹斯特編碼串行數(shù)據(jù)傳輸?shù)囊环N重要的編碼方式。和最常用的NRZ碼相比，曼徹斯特碼具有很多優(yōu)點(diǎn)。例如，消除了NRZ碼的直流成分，具有時(shí)鐘恢復(fù)和更好的抗干擾性能，這使它更適合于信道傳輸。 曼徹斯特編碼規(guī)則曼徹斯特編碼提供了一種簡(jiǎn)單的方法在長(zhǎng)時(shí)間段內(nèi)沒(méi)有電平跳變的情況下，仍然能夠?qū)θ我獾亩M(jìn)制序列進(jìn)行編碼，并且防止在這種情況下同步時(shí)鐘信號(hào)的丟失以及防止低通模擬電路中低頻直流飄移所引起的比特錯(cuò)誤。如果保證傳送的編碼交流信號(hào)的直流分量為零并且能夠防止中繼信號(hào)的基線漂移，那么很容易實(shí)現(xiàn)信號(hào)的恢復(fù)和防止能量的浪費(fèi)。曼徹斯特碼具有豐富的位定時(shí)信息[19]。曼徹斯特編碼電平跳變的規(guī)則是：低電平的中間時(shí)刻跳變表示‘0’，用高電平中間時(shí)刻的跳變表示‘1’。下跳為‘1’上跳為‘0’ 曼徹斯特編碼因而這樣防止時(shí)鐘同步的丟失，或來(lái)自低頻率位移在貧乏補(bǔ)償?shù)哪M鏈接位錯(cuò)誤。在這個(gè)技術(shù)下，實(shí)際上的二進(jìn)制數(shù)據(jù)被傳輸通過(guò)這個(gè)電纜，不是作為一個(gè)序列的邏輯1或0來(lái)發(fā)送的。它具有自同步能力和良好的抗干擾性能。但每一個(gè)碼元都被調(diào)成兩個(gè)電平，所以數(shù)據(jù)傳輸速率只有調(diào)制速率的1/2[20]。在1949年第一次提出了的曼徹斯特編碼方案，是一個(gè)被應(yīng)用在物理層的同步時(shí)鐘編碼技術(shù)用來(lái)將時(shí)鐘和數(shù)據(jù)編碼統(tǒng)一在一個(gè)同步比特?cái)?shù)據(jù)流中。在這項(xiàng)技術(shù)中,在電纜上被傳送的真實(shí)二元數(shù)據(jù)不是以一連串的邏輯序列1或者0來(lái)表示的(這項(xiàng)技術(shù)也是一種不歸零碼NRZ）。這些要傳送的數(shù)據(jù)比特被轉(zhuǎn)換成一個(gè)略微不同格式,比起直接用二進(jìn)制碼(. NRZ)來(lái)有許多的優(yōu)勢(shì)。在曼徹斯特編碼方案中,比特周期中間的0到1跳變表示邏輯0，比特周期中間的1到0的跳變表示邏輯1。注意信號(hào)跳變不一定在‘bitboundaries’比特邊界（一個(gè)比特和另外一個(gè)比特)之間的分界線，但是總是發(fā)生在每個(gè)比特的中間位置。注意:在有些情形下你將看到編碼方案相反的情況。. 以太網(wǎng)藍(lán)皮書(shū)和美國(guó)電氣及電子工程師學(xué)會(huì)標(biāo)準(zhǔn)IEEE (10 Mbps)描繪了邏輯0被發(fā)送成是0到1的跳變，邏輯1表示成1到0的跳變。（零被表示成電纜上的更小的負(fù)電壓）.因?yàn)楹芏辔锢韺硬捎靡环N翻轉(zhuǎn)線性驅(qū)動(dòng)器把二進(jìn)制數(shù)據(jù)轉(zhuǎn)換成電信號(hào),這個(gè)信號(hào)在線纜上與編碼器的輸出恰恰相反。差分物理層傳輸（例如10BT）不能容忍這種反轉(zhuǎn)。 下面的簡(jiǎn)圖展示了一個(gè)典型的被寄送數(shù)據(jù)(1,1,0,1,0,0)編碼后的相應(yīng)的曼徹斯特編碼信號(hào)的發(fā)送 (1,1,0,1,0,0)編碼后的相應(yīng)的曼徹斯特編碼信號(hào)方波波形表曼徹斯特碼比特流承載一個(gè)比特序列110100.曼徹斯特編碼可以選擇性的看成為一種相位編碼,。曼徹斯特編碼信號(hào)包含頻繁的電平跳變,這使得它可以允許接收器運(yùn)用數(shù)字鎖相環(huán)提取精確的時(shí)鐘信號(hào)并且實(shí)現(xiàn)每個(gè)比特的定時(shí)和正確解碼。為了保證數(shù)字鎖相環(huán)可靠運(yùn)作,被傳送的比特流必須包含有高密度的比特跳變。曼徹斯特編碼保證了這一點(diǎn)，可以應(yīng)用數(shù)字鎖相環(huán)精確提取時(shí)鐘信號(hào)。相位曼徹斯特編碼能消耗大約兩倍的原來(lái)信號(hào)(20 MHz)的帶寬。這就是作為電平頻繁跳變的代價(jià)，對(duì)于一個(gè)10 Mbps局域網(wǎng),信號(hào)頻譜值在5和20 MHz之間。在曼徹斯特編碼方案中,比特周期中間的0到1跳變表示邏輯0，比特周期中間的1到0的跳變表示邏輯1。注意信號(hào)跳變不一定在‘bitboundaries’比特邊界（一個(gè)比特和另外一個(gè)比特)之間的分界線，但是總是發(fā)生在每個(gè)比特的中間位置。曼徹斯特編碼的缺點(diǎn)在于為每一比特進(jìn)行電平跳變的結(jié)果是曼徹斯特信號(hào)編碼所要求的帶寬相比異步通訊要高一倍，并且其頻譜也更寬。雖然曼徹斯特編碼是一種高度可靠的通信方式,帶寬要求被視為其不利之處，在達(dá)到的同樣的目標(biāo)的情況下，其更好的編碼表現(xiàn)和更小帶寬要求使得最現(xiàn)代化的通訊協(xié)議隨著更現(xiàn)化的線性編碼不斷發(fā)展。4 系統(tǒng)方案設(shè)計(jì) 編碼電路的設(shè)計(jì)在每個(gè)周期的開(kāi)頭加同步字頭,數(shù)據(jù)輸入時(shí)，輸入時(shí)間將持續(xù)16個(gè)編碼周期，若輸入的數(shù)據(jù)信元為“1”，編碼就通過(guò)輸出一個(gè)下降沿來(lái)表示，當(dāng)輸入數(shù)據(jù)為“0”時(shí)，編碼則輸出一個(gè)上升沿。數(shù)據(jù)位輸入結(jié)束后，編碼器將對(duì)輸入的數(shù)據(jù)信元進(jìn)行奇偶校檢，如果在輸入的數(shù)據(jù)信元中“1”的個(gè)數(shù)為奇數(shù)，編碼器輸出一個(gè)上跳變電平，反之若數(shù)據(jù)信元中“1”的個(gè)數(shù)為偶數(shù)則輸出一個(gè)下跳變電平。 檢查周期生成同步字頭移位及奇偶校驗(yàn)碼型轉(zhuǎn)換 編碼器設(shè)計(jì)思路編碼器的輸入時(shí)鐘采用 12MHZ 的輸入。同步頭標(biāo)志信號(hào)同時(shí)也為數(shù)據(jù)的寫(xiě)信號(hào)。當(dāng) TX_CSW 信號(hào)有效（為高電平時(shí)），編碼單元將 DATA_IN 中的 16 位有效數(shù)據(jù)讀入并添加命令字同步頭同時(shí)進(jìn)行曼徹斯特編碼；同理數(shù)據(jù)字同步頭標(biāo)志TX_DW 為數(shù)據(jù)字開(kāi)始發(fā)送的寫(xiě)信號(hào)。由于同步頭的高低電平各占 個(gè)位時(shí)，所以選取它的發(fā)送時(shí)鐘為 2MHZ，該時(shí)鐘由輸入時(shí)鐘的 6 分頻得到。同步字頭產(chǎn)生完成后則發(fā)出控制信號(hào)開(kāi)始移位。移位時(shí)鐘 1MHZ 由同步頭生成時(shí)用的時(shí)鐘兩分頻得到。在數(shù)據(jù)移位完成后自動(dòng)添加奇偶校驗(yàn)位。曼碼編碼器對(duì)數(shù)據(jù)、奇偶位、同步頭進(jìn)行處理形成符合 1553B 標(biāo)準(zhǔn)的雙極性字 T_OUT 和 T_OUTN，傳送完成后 TX_RDY 變?yōu)楦唠娖?，等待下一個(gè)數(shù)據(jù)的寫(xiě)入開(kāi)始再一次新的編碼過(guò)程。 編碼器邏輯框圖根據(jù)上述系統(tǒng)的設(shè)計(jì)要求，系統(tǒng)主要由兩大模塊組成：并串轉(zhuǎn)換器、曼徹斯特編碼器。在系統(tǒng)外部由16位并行信號(hào)線供給，經(jīng)過(guò)系統(tǒng)的兩個(gè)模塊后輸出曼徹斯特編碼信號(hào)。在信號(hào)的編碼方面本設(shè)計(jì)經(jīng)過(guò)很多次修改，編碼沒(méi)有信號(hào)的丟失，并且奇偶校驗(yàn)位的數(shù)據(jù)匹配，完全滿足系統(tǒng)設(shè)計(jì)的四點(diǎn)要求,。并行數(shù)據(jù)輸入 FPGA系統(tǒng) 并串轉(zhuǎn)換模塊曼徹斯特編碼 系統(tǒng)數(shù)據(jù)輸出 系統(tǒng)原理框圖 并串轉(zhuǎn)換器的設(shè)計(jì)串并轉(zhuǎn)換主要工作是將16位并行數(shù)據(jù)轉(zhuǎn)換為曼徹斯特能夠編碼的串行數(shù)據(jù)。它主要由時(shí)鐘信號(hào)、轉(zhuǎn)換使能信號(hào)控制。當(dāng)Sl信號(hào)高電平時(shí)就開(kāi)始輸出當(dāng)前16位并行數(shù)據(jù)。 并串轉(zhuǎn)換流程圖 NRZ碼轉(zhuǎn)換為曼徹斯特碼 由于曼徹斯特編碼是將 NRZ 普通二進(jìn)制數(shù)據(jù)與其位率時(shí)鐘信號(hào)相異或而得，因此，首先要產(chǎn)生位率時(shí)鐘信號(hào)，同時(shí)，要解決位率時(shí)鐘與 NRZ 碼的同步問(wèn)題保證 NRZ 每個(gè)碼元寬度占用一個(gè)周期的位率時(shí)鐘信號(hào)，并且保證 NRZ 碼元輸入時(shí)，立即產(chǎn)生位率時(shí)鐘，這樣就可以保證位率時(shí)鐘與 NRZ 碼的同步。 保證了位率時(shí)鐘與 NRZ 碼同步， 然后將 NRZ 碼與位率時(shí)鐘異或，便可以得到最終的曼徹斯特編碼。 本設(shè)計(jì)是在第一個(gè)位率時(shí)鐘下降沿開(kāi)始產(chǎn)生曼徹斯特編碼， 在位率時(shí)鐘出現(xiàn)下降沿時(shí)，將 NRZ 碼與位率時(shí)鐘異或，相當(dāng)于與“0”異或，在位率時(shí)鐘出項(xiàng)上升沿時(shí)，將 NRZ 碼與位率時(shí)鐘異或，相當(dāng)于與“1”，輸入16位 NRZ 碼，產(chǎn)生32位曼徹斯特編碼，最終輸出轉(zhuǎn)換完成標(biāo)志位。 曼徹斯特碼編碼過(guò)程可分為三部分：1)檢測(cè)編碼周期是否開(kāi)始，產(chǎn)生同步字頭；2)進(jìn)行輸入數(shù)據(jù)的曼徹斯特編碼；3)產(chǎn)生奇偶校驗(yàn)位并對(duì)其進(jìn)行編碼，編碼周期結(jié)束。：當(dāng)使能信號(hào)為高電平時(shí)，編碼周期開(kāi)始，當(dāng)同步選擇信號(hào)SS為“1”，輸出信號(hào)為命令同步，若為“0”，表示輸出信號(hào)為數(shù)據(jù)同步，當(dāng)輸入數(shù)據(jù)使能信號(hào) send為“1”時(shí)，表明允許數(shù)據(jù)輸入，輸入時(shí)間將持續(xù)16個(gè)編碼周期，若輸入的數(shù)據(jù)信元 din為“1”，編碼就通過(guò)輸出一個(gè)下降沿來(lái)表示， 當(dāng)輸入數(shù)據(jù)為“0”時(shí)，編碼則輸出一個(gè)上升沿。數(shù)據(jù)位輸入結(jié)束后，編碼器將對(duì)輸入的數(shù)據(jù)信元進(jìn)行奇偶校檢，如果在輸入的數(shù)據(jù)信元中“1”的個(gè)數(shù)為奇數(shù)，編碼器輸出一個(gè)上升沿，反之若數(shù)據(jù)信元中“1”的個(gè)數(shù)為偶數(shù)則輸出一個(gè)下降沿。 曼徹斯特編碼流程 解碼電路的設(shè)計(jì) 總體設(shè)計(jì)解碼的過(guò)程可分為三部分[21]：1）同步字頭檢測(cè)，并辨別其為數(shù)據(jù)字還是命令字。2）對(duì)曼徹斯特碼形式的數(shù)據(jù)進(jìn)行解碼。3）奇偶校驗(yàn)判斷。圖中data為串行輸入數(shù)據(jù) 。當(dāng)data開(kāi)始發(fā)生跳變時(shí)進(jìn)行同步頭檢測(cè)，若在data發(fā)生變化后檢測(cè)到大于一個(gè)位時(shí)的高（或低 )電平，則認(rèn)為同步頭有效，輸出同步頭類型(nd)及同步頭檢測(cè)位（synerr）（為低電平，若為高電平則表示同步頭有錯(cuò))。在同步頭有效后，進(jìn)行時(shí)鐘分離及碼型變換及移位，移位完成后進(jìn)行奇偶校驗(yàn)，并把數(shù)據(jù)寫(xiě)入保持寄存器，此時(shí)rxrdy變?yōu)楦唠娖?，表示?shù)據(jù)準(zhǔn)備好可以讀出數(shù)據(jù)。進(jìn)入下一個(gè)解碼周期，等待串行輸入數(shù)據(jù)。 解碼器邏輯框圖該邏輯可由狀態(tài)機(jī)實(shí)現(xiàn)，可劃分為四個(gè)狀態(tài)進(jìn)行：第一個(gè)狀態(tài)是空閑狀態(tài)，當(dāng)檢測(cè)到數(shù)據(jù)跳變沿時(shí)，進(jìn)入第二個(gè)狀態(tài)；第二個(gè)狀態(tài)為有效同步字頭檢測(cè)狀態(tài)；當(dāng)檢測(cè)到有效同步字頭，啟動(dòng)第三個(gè)狀態(tài)，用鎖相環(huán)分離時(shí)鐘，進(jìn)行碼型轉(zhuǎn)換；當(dāng)數(shù)據(jù)有效時(shí)進(jìn)入第四個(gè)狀態(tài)，進(jìn)行并/串轉(zhuǎn)換及奇偶校驗(yàn)。其中：idle為空閑狀態(tài)，synjc為同步字頭檢測(cè)狀態(tài)，hunt為碼型轉(zhuǎn)換狀態(tài)，shift為并串轉(zhuǎn)換及奇偶校驗(yàn)狀態(tài)。 解碼器狀態(tài)轉(zhuǎn)移圖 各模塊設(shè)計(jì) ① 同步字頭檢測(cè)。解碼單元采用的時(shí)間基準(zhǔn)為12MHZ 的時(shí)鐘輸入，通過(guò)以上分析可知，總線上傳輸?shù)牡谝粋€(gè)字總為命令字或狀態(tài)字，其同步頭是一樣的。當(dāng)狀態(tài)機(jī)復(fù)位后，進(jìn)入偵測(cè)同步頭開(kāi)始狀態(tài)。當(dāng)總線數(shù)據(jù)由無(wú)效變?yōu)橛行r(shí)，進(jìn)入命令字/狀態(tài)字同步頭檢測(cè)狀態(tài)。此時(shí)，采用 12M 時(shí)鐘對(duì)總線上的數(shù)據(jù)采樣。由于命令字狀態(tài)字的同步頭是由 的高電平和 的低電平組成，所以理論上采樣到連續(xù)的 18 個(gè)高電平和 18 個(gè)低電平時(shí)認(rèn)為收到命令字或者狀態(tài)字。在實(shí)際測(cè)試中，這樣不能正確同步，會(huì)產(chǎn)生解碼錯(cuò)誤。這是因?yàn)榭偩€從低電平激活到高電平需要一個(gè)建立時(shí)間，波形并不是理想的陡峭的上升沿，同時(shí)在實(shí)際總線中還存在干擾。為了解決這個(gè)問(wèn)題，需要減少高電平的計(jì)數(shù)，檢測(cè)到 14 或15 個(gè)高電平，我們就認(rèn)為高電平檢測(cè)結(jié)束，接著如果檢測(cè)到 16 或者 17 個(gè)低電平，則認(rèn)為檢測(cè)到命令字或狀態(tài)字同步頭，發(fā)出同步頭標(biāo)志信號(hào) RX_CSW，并在此時(shí)進(jìn)入 16 位消息塊的曼徹斯特解碼狀態(tài)。當(dāng)檢測(cè)到數(shù)據(jù)跳變沿(下跳沿為命令字，上跳沿為數(shù)據(jù)字)時(shí)，用l6 MHz時(shí)鐘對(duì)數(shù)據(jù)進(jìn)行采集；當(dāng)采集到大于一個(gè)位時(shí)的低電平或高電平時(shí)，認(rèn)為同步字頭有效，啟動(dòng)第二狀態(tài)，進(jìn)行處理。啟動(dòng)位產(chǎn)生的時(shí)間要注意選擇，這對(duì)于消除數(shù)據(jù)中的毛刺和減少數(shù)據(jù)的延時(shí)都很重要。②碼型轉(zhuǎn)換。檢測(cè)到有效同步字頭后，啟動(dòng)鎖相環(huán)開(kāi)始分離時(shí)鐘[22]。此設(shè)計(jì)采用超前一滯后鎖相環(huán)， 所示。 數(shù)字鎖相環(huán)結(jié)構(gòu)框圖正確判斷同步頭后，開(kāi)始解碼后面的有效信息位。利用把 12MHZ 時(shí)鐘 6 分頻產(chǎn)生的 2MHZ 的采樣（sample）信號(hào)來(lái)對(duì)總線數(shù)據(jù)進(jìn)行采樣，這樣每一碼位的 1/4 周期處采樣一次，3/4 周期處采樣一次，如圖 36 所示。若兩次采樣的值不一樣，則表示此碼位解碼正確且解碼數(shù)值應(yīng)該為第一次采樣的值。若兩次采樣的值一樣，則表示總線傳輸?shù)臄?shù)據(jù)編碼有錯(cuò)誤，此時(shí)應(yīng)該給出錯(cuò)誤標(biāo)志信號(hào) CODE_ERR。在解碼信息位的同時(shí)，實(shí)現(xiàn)串行數(shù)據(jù)向并行數(shù)據(jù)的轉(zhuǎn)換。 利用采樣信號(hào)（samlpe）對(duì)總線數(shù)據(jù)進(jìn)行采樣③奇偶校驗(yàn)和串并轉(zhuǎn)換。在數(shù)據(jù)位解碼完成后，得到 17bit 的有效數(shù)據(jù)。在奇校驗(yàn)時(shí)，如果前 16 位異或所得到的值不等于第 17 位的值，則表示所接收到的信號(hào)正確，反之則表示信號(hào)存在奇偶校驗(yàn)錯(cuò)誤，應(yīng)給出奇偶校驗(yàn)錯(cuò)誤標(biāo)志信號(hào) PARITY_ERR 以通知相應(yīng)的模塊[23]。5系統(tǒng)功能的實(shí)現(xiàn) Verilog HDL語(yǔ)言簡(jiǎn)介Verilog HDL就是在用途最廣泛的C語(yǔ)言的基礎(chǔ)上發(fā)展起來(lái)的一種硬件描述語(yǔ)言[12]，它是由GDA(Gateway Design Automation)公司的Phil Moorby在1983年末首創(chuàng)的，最初只設(shè)計(jì)了一個(gè)仿真與驗(yàn)證工具，之后又陸續(xù)開(kāi)發(fā)