【文章內(nèi)容簡介】 線接口。由圖310可知單片機通過串行接口控制CH447L芯片，CH447L的數(shù)碼管顯示驅(qū)動與鍵盤掃描控制之間相互獨立，單片機可以通過操作命令分別啟用、關(guān)閉、設定這兩個功能。(1)顯示驅(qū)動CH447L對數(shù)碼管和發(fā)光管采用動態(tài)掃描驅(qū)動，順序為DIG0至DIG7，內(nèi)部具有電流驅(qū)動級，可以直接驅(qū)動共陰極數(shù)碼管。段驅(qū)動引腳SEG6～SEG0分別對應數(shù)碼管的段G～段A，引腳SEG7對應數(shù)碼管的小數(shù)點；字驅(qū)動引腳DIG7～DIG0分別連接8個數(shù)碼管的陰極。CH447L也可以連接88矩陣的發(fā)光二級管LED陣列或者64個獨立發(fā)光管二極管或者64級光柱。CH447L支持掃描極限控制，并且只為有效數(shù)碼管分配掃描時間，降低掃描極限可以提高數(shù)碼管的顯示亮度。CH447L內(nèi)部的8個8位的數(shù)據(jù)寄存器用于保存8個字數(shù)據(jù)，分別對應于所驅(qū)動的8個數(shù)碼管或者8組發(fā)光二極管。它不僅支持數(shù)據(jù)寄存器中的字數(shù)據(jù)左移、右移、左循環(huán)、右循環(huán)和各數(shù)碼管的獨立閃爍控制，而且還支持任意段位尋址，可以用于獨立控制發(fā)光管LED，本設計正運用了該特性。默認情況下，CH447L工作于不譯碼方式，此時8個數(shù)據(jù)寄存器中字數(shù)據(jù)的位7～位0分別對應8個數(shù)碼管的小數(shù)點和段G～段A，當數(shù)據(jù)位為1時，對應的數(shù)碼管的段就會點亮；當數(shù)據(jù)位為0時，則對應的數(shù)碼管的段就會熄滅。通過設定，CH447L還可以工作于BCD譯碼方式，該方式主要應用于數(shù)碼管驅(qū)動，單片機只要給出二進制數(shù)BCD碼，由CH447L將其譯碼后直接驅(qū)動數(shù)碼管顯示對應的字符。如圖311所示CH447L驅(qū)動4個數(shù)碼管和一組LED光二極管(共八個)。所有數(shù)碼管的相同段引腳（段A～段G以及小數(shù)點）并聯(lián)后通過串接的限流電阻R連接CH447L的段驅(qū)動引腳SEG0～SEG7，串接限流電阻的阻值越大段驅(qū)動電流越小，數(shù)碼管的顯示亮度越低，R的阻值一般在100Ω至1KΩ之間，為降低芯片本身的功耗應選擇較大的阻值。各數(shù)碼管的陰極分別由CH447L的DIG0～DIG7引腳進行驅(qū)動并串接上二極管防止數(shù)碼管反向漏電。圖311 CH447L與數(shù)碼管的連接(2) 鍵盤掃描CH447L具有64鍵的鍵盤掃描功能，我們可以在88矩陣中任意去掉不用的按鍵。我所設計的鍵盤采用了8*1的鍵盤方式，為了防止鍵被按下后在SEG信號線與DIG信號線之間形成短路而影響顯示，要在CH447L的DIG0～DIG7引腳與鍵盤矩陣之間串接限流電阻，其阻值可以從1KΩ至10KΩ。在鍵盤掃描期間，DIG7～DIG0引腳按照DIG0至DIG7的順序依次輸出高電平，其余7個引腳輸出低電平；SEG7～SEG0引腳的輸出被禁止，當沒有鍵被按下時，SEG7～SEG0都被下拉為低電平；當有鍵被按下時，例如連接DIG3與SEG4的鍵被按下，則當DIG3輸出高電平時SEG4檢測到高電平；為了防止因為按鍵抖動或者外界干擾而產(chǎn)生誤碼，CH447L實行兩次掃描，只有當兩次鍵盤掃描的結(jié)果相同時，按鍵才會被確認有效。如果CH447L檢測到有效的按鍵，則記錄下該按鍵代碼，并通過4線串行接口中的DOUT引腳產(chǎn)生低電平有效的鍵盤中斷，此時單片機可以通過串行接口讀取按鍵代碼；在沒有檢測到新的有效按鍵之前，CH447L不再產(chǎn)生任何鍵盤中斷。CH447L不支持組合鍵，也就是說，同一時刻，不能有兩個或者更多的鍵被按下；如果多個鍵同時按下，那么按鍵代碼較小的按鍵優(yōu)先。CH447L所提供的按鍵代碼為7位，位2～位0是列掃描碼，位5～位3是行掃描碼，位6是狀態(tài)碼（鍵按下為1，鍵釋放為0）。單片機可以在任何時候讀取按鍵代碼，但一般在CH447L檢測到有效按鍵而產(chǎn)生鍵盤中斷時讀取按鍵代碼，此時按鍵代碼的位6總是1，另外，如果需要了解按鍵何時釋放，單片機可以通過查詢方式定期讀取按鍵代碼，直到按鍵代碼的位6為0。圖312 鍵盤芯片連接圖(3)四線串行接口CH447L具有硬件實現(xiàn)的高速4線串行接口，包括4個信號線：串行數(shù)據(jù)輸入線DIN、串行數(shù)據(jù)時鐘線DCLK、串行數(shù)據(jù)加載線LOAD、串行數(shù)據(jù)輸出線DOUT。其中，DIN、DCLK、LOAD是帶上拉的輸入信號線，默認是高電平。DOUT在未啟用鍵盤掃描功能時作為串行數(shù)據(jù)輸出線，在啟用鍵盤掃描功能后作為鍵盤中斷和數(shù)據(jù)輸出線，默認是高電平。DIN用于提供串行數(shù)據(jù)，高電平表示位數(shù)據(jù)1，低電平表示位數(shù)據(jù)0，串行數(shù)據(jù)輸入的順序是低位在前，高位在后。DCLK用于提供串行時鐘，CH447L在其上升沿從DIN輸入數(shù)據(jù)，在其下降沿從DOUT輸出數(shù)據(jù)。CH447L內(nèi)部具有12位移位寄存器，在DCLK的上升沿，DIN上的位數(shù)據(jù)被移入移位寄存器的最高位寄存器，按此原理CH447L允許DCLK引腳的串行時鐘頻率高達10MHz，從而可以實現(xiàn)高速串行輸入輸出。LOAD用于加載串行數(shù)據(jù)，CH447L在其上升沿加載移位寄存器中的12位數(shù)據(jù)，作為操作命令分析并處理，無論移位寄存器中的12位數(shù)據(jù)是否有效，CH447L都會將其當作操作命令。CH447L只在LOAD的上升沿加載命令數(shù)據(jù)并處理，單片機不能將LOAD信號線用于其它用途，但是DIN和DCLK可以用于其它用途。當單片機I/O引腳資源緊張時，CH447L只需要獨占使用LOAD信號線，DIN和DCLK信號線可以與其它接口電路共用。圖313 接口框圖在未啟用鍵盤掃描功能時，DOUT用于輸出串行數(shù)據(jù)，移位寄存器中的最低位數(shù)據(jù)總是在DCLK的下降沿出現(xiàn)在DOUT引腳。當啟用鍵盤掃描功能后，DOUT用于鍵盤中斷和數(shù)據(jù)輸出，默認是高電平。當CH447L檢測到有效按鍵時，DOUT輸出低電平有效的鍵盤中斷；單片機被中斷后，發(fā)出讀取按鍵代碼命令，CH447L在LOAD的上升沿后從DOUT輸出7位按鍵代碼的最高位；單片機繼續(xù)輸出串行時鐘，在DCLK的每個下降沿，CH447L依次從DOUT輸出7位按鍵代碼的剩余6位，順序是高位在前，低位在后；7位按鍵代碼輸出完畢后，無論DCLK如何變化，CH447L都將DOUT恢復為默認的高電平。圖314 脈沖波形圖如圖314所示單片機從CH447L獲得按鍵代碼的過程是：① 輸出一位數(shù)據(jù)，即向DIN輸出讀取按鍵代碼命令的最低位數(shù)據(jù)B0，并向DCLK輸出低電平脈沖；② 以同樣的方式，輸出讀取按鍵代碼命令的位數(shù)據(jù)B1～B11；③ 向LOAD輸出低電平脈沖，其中包括一個上升沿使CH447L加載串行數(shù)據(jù)，CH447L分析出是讀取按鍵代碼命令，立即在DOUT輸出按鍵代碼的最高位數(shù)據(jù)K6；④ 讀取一位數(shù)據(jù)，即從DOUT輸入按鍵代碼的最高位數(shù)據(jù)K6，并向DCLK輸出低電平脈沖；⑤ 以同樣的方式，輸入按鍵代碼的位數(shù)據(jù)K5～K0。由于CH447L驅(qū)動數(shù)碼管或者LED的電流較大，會在電源上產(chǎn)生較大的毛刺電壓，如果電源線或者地線的布線不合理，會影響單片機或者CH447L的穩(wěn)定性，應使用較粗的電源線和地線，在靠近CH447L在正負電源之間并聯(lián)電源退耦電容。 電源模塊設計因單片機和CH447L均需5V電源驅(qū)動，而繼電器需12V電源驅(qū)動，故電源模塊主要是提供兩路電源信號。為了提高電源抗干擾能力，在電源模塊輸入端利用電容和變流器來實現(xiàn)交流濾波，經(jīng)過變流器的交流信號通過整流、濾波電路轉(zhuǎn)化為直流信號，濾波信號一路經(jīng)過變壓器將一次側(cè)220V信號轉(zhuǎn)化為5V直流電源信號，同時將二次側(cè)信號經(jīng)光電耦合通過開關(guān)電源反饋到一次側(cè)，從而進一步提高電源抗干擾能力；另外，濾波信號通過另一變壓器，在二次側(cè)得到12V直流電源信號，用于驅(qū)動繼電器。系統(tǒng)設計之初，為了簡化電路、節(jié)省成本曾采用自耦變壓器將一次側(cè)電壓信號通過兩次變壓在二次側(cè)獲得12V和5V電源信號的方法，但在實際應用中發(fā)現(xiàn)容易造成兩路電源信號的干擾，最終采用兩個變壓器分別提供兩路電源信號的方法。 接口的設計接口是單片機與外部連接的部件，如果沒有相關(guān)接口就沒辦法和外部進行通信和數(shù)據(jù)信息的交互。在本設計中我采用了SPI，JTAG，JP等接口，其中SPI用來下載，JTAGE用來調(diào)試仿真，JP用來連接模擬信號和繼電器。（1）同步串行下載口SPI圖315 SPI接口ATmega16 SPI采用全雙工，3線同步數(shù)據(jù)傳輸，有7種可編程的比特率和傳輸結(jié)束中斷標志，可以從閑置模式喚醒，作為主機時具有倍速模式。系統(tǒng)包括兩個移位寄存器和一個主機時鐘發(fā)生器。配置為SPI主機時，SPI接口不自動控制SS引腳，對SPI數(shù)據(jù)寄存器寫入數(shù)據(jù)時啟動SPI時鐘，將8比特的數(shù)據(jù)移入從機。傳輸結(jié)束后SPI時鐘停止，傳輸結(jié)束標志SPIF置位。配置為從機時，只要SS為高，SPI接口將一直保持睡眠狀態(tài)，此時可以通過軟件更新SPI數(shù)據(jù)寄存器SPDR的內(nèi)容。即使此時SCK引腳有輸入時鐘，SPDR的數(shù)據(jù)也不會移出，直至SS被拉低。一個字節(jié)完全移出之后，傳輸結(jié)束標志SPIF置位。SPI系統(tǒng)的發(fā)送方向只有一個緩沖器，在接收方向有兩個。在發(fā)送時一定要等到移位過程全部結(jié)束后才能對SPI數(shù)據(jù)寄存器執(zhí)行寫操作。在接收數(shù)據(jù)時，需要在下一個字符移位過程結(jié)束之前通過訪問SPI數(shù)據(jù)寄存器讀取當前接收到的字符。否則會丟失數(shù)據(jù)。圖316 SPI主機—從機的互連(2)JTAG接口圖317 JTAG接口如圖317所示，JTAG接口有四個引腳分別為TMS(測試模式選擇)、TCK(測試時鐘)、TDI（測試數(shù)據(jù)輸入）、TDO（測試數(shù)據(jù)輸出）。在JTAGEN熔絲位沒有被編程的情況下，四個TAP引腳為正常的端口引腳，TAP控制器處于復位狀態(tài)。一旦JTAGEN被編程，且MCUCSR寄存器的JTD清零，TAP輸入信號即被拉高，JTAG邊界掃描和編程功能使能。此時TAP輸出(TDO)處于懸空掛態(tài)，JTAG TAP 控制器不移位數(shù)據(jù)，因此必須連接一個上拉電阻或有上拉電阻的硬件。另外還有一些連接模擬信號的接口如JPJPJP56等。圖318 其他接口 電路板的設計 圖319 PCB板的設計流程圖 原理圖的繪制首先創(chuàng)建出繪圖界面，調(diào)