【文章內容簡介】 pherals” 一“Microcontroller Peripherals”一“PIO ParallelI/O)”加入。選擇位數(shù)，并自定義輸入輸出。點擊“Next，如圖 所示，需要設定輸入 I/O 的中斷屬性。與普通單片機的中斷概念相同，有邊沿觸發(fā)和電平觸發(fā)。點擊 Next 后 FINISH。5）加入外部 SRAM 組件。在組件選擇欄中選擇“MemorySDRAM 如圖 。NEXT 設置讀寫時序如圖 所示。Finish”完成加入。更改組件名稱為“sdram”。圖 圖 6）加入 Avalon 三態(tài)總線橋。NiosII CPU 與 SRAM, SDRAM,在組件選擇欄中選擇“Bridge”一“Avalon TriState Bridge，加入。Finish”完成加入。更改組件名稱為“TriState Bridge“。Flash、自定制組件相接都需要 Avalon 三態(tài)總線橋。7）加入外部 Flash 。在組件選擇欄中選擇 “Flash Memory (Common FlashInterface)如圖 所示。加入 Flash ROM 組件。在彈出的參數(shù)設置窗中， “Attributes欄中首先選擇地址線寬度Address+width 為 23，和數(shù)據線寬度 Data width 為 8。此后 Presets 欄自動選擇“Custom。在“Timing欄，設置 niosII 對 Flash 的讀寫時序。此后選擇默認設置。點擊 “Finish”完成加入。更改組件名稱為“ext flash。8）加入系統(tǒng) ID 組件。在組件選擇欄中 “peripherals” 一“Debuge and performance”“System ID Peripheral，加入此組件,此組件名不可改。9）加入 EPCS Serial Flash Controller 組件。EPCS Serial Flash Controller 可用于 NiosII 處理器對EPCS Flash 存儲器的讀寫訪問，可以通過此控制刪除 SOF 文件和 POF〕運行的軟件一并存于EPCS 器件中，以便大大簡化硬件系統(tǒng)組成結構。在組件選擇欄中選擇“Memory”一“EPCS Serial Flash Controller，點擊“Finish”完成加入此組件。10）NiosII 系統(tǒng)生成前設置與系統(tǒng)生成。 1）地址自動分配設置。為了保證所有組件的地址安排是合法的，如圖 所示，選擇菜單 System 中的 AutoAssign Base Addresses 項，對各組件地址進行自動分配，AutoAssign Irqs 項，對各組件中斷優(yōu)先級進行自動分配，也可以根據需要手動修改。 2）復位地址和程序運行區(qū)域置。雙擊 CPU 點擊，進入如圖 的 NiosII 處理器配置窗。選擇 ext flash 作為復位程序區(qū)域:ResetAddress。選擇 ext sram 作為外部存儲單元中的軟件運行的存圖 儲地址區(qū)域:Exception Address。 設置完成后如果有錯誤可注意到下方的信息欄中已沒有早先指出的大量錯誤提示。 圖 系統(tǒng)文件生成。將最終生成 NiosII 系統(tǒng)的 VHDL 文件，以及對應的硬件仿真文件。點擊Generate 生成過程如圖 所示。 注意如圖所示信息欄中出現(xiàn)... SUCCESS: SYSTEM GENERATION COMPLETED，則可點擊 Exit 按鈕，退出系統(tǒng)生成窗。 圖 NiosII 硬件系統(tǒng)生成。 1）加入原理圖模塊?；氐皆韴D模型窗口，在此原理圖編輯窗的空白處雙擊，將彈出元件“Symbol”窗口，點擊左側的元件庫欄中的 Project 項，選擇剛才生成好的 “Nios2”模塊，再點擊下方的 OK，即可將此元件雕入原理圖編輯窗中。將調入的模塊于圖中的引腳連好，并仔細核對每一引腳都對接正確，包括外部存儲器的地址線、數(shù)據線、讀寫控制線、片選線、各類 I/O 口線、復位線。 2）編譯并下載。以上的所有準備工作完成后，就可以進行全程編譯了，即進行分析、 、適配和輸出文件裝配，并對結果進行時序分析，給出編譯報告。下載。 現(xiàn)在可以開始下載配置文件，以便在 FPGA 中建立 NiosII 硬件環(huán)境。打開 QuartusII，再打開實驗一的工程，選擇菜單 Tools?Programmer，彈出圖 所示窗口，首先選擇接口模式，對于 Mode 欄確認選擇 JTAG 模式。如果是首次安裝并使用該軟件，要作下載接口模式選擇 :點擊圖 212 左側的 Hardare Setup 按紐，將彈出圖 所示窗口。如果實驗系統(tǒng)的連接是正確的，在圖中的窗中的 Hardare 欄應該看到測試到的 “ByteBlasterII”接口名，雙擊該名再退出該窗，就能在圖 212 窗的 Hardare Setup 按紐右側看到 ByteBlaster II [PT1]字樣。最后加入配置文件。*.Sof。點擊 Start 按鈕，下載該文件。 圖 進入集成開發(fā)環(huán)境 Nios II IDE 集成開發(fā)環(huán)境。1）啟動軟件并建立 c/c++新工程如圖 所示。作此選擇后將彈出如圖所示的窗口，其中有一個軟件過程路徑選擇窗 workspace，在此選擇如圖所示的路徑，是本示例中已預先建立的一個空文件夾。如果此前已經有了自己的軟件實例工程庫文件夾，現(xiàn)在還想使用，則必須瀏覽到對于路徑文件夾。點擊 OK 后將出現(xiàn)圖 所示的窗口( 以后進入同一工程庫將不會出現(xiàn)該窗)。再點擊此窗右上角的 workbench 按鈕，即進入 Nios II IDE 開發(fā)環(huán)境。2）建立 C 軟件開發(fā)工程。進入的 Nios II IDE 環(huán)境窗口的左欄是各工程的工程名和相關的應用文件名，中問是選中的某一文件的內容，及其編輯環(huán)境。 右欄是對應文件中關鍵項目名稱。為了新建一個開發(fā)軟件的圖 圖 圖 工程項目，選擇菜單 File 的 NewProject.(圖 )，在彈出的如圖 所示的窗口中選擇已生成 cpu 的路徑。在本例中以 為例。然后選擇 Hello led 為例，點擊 next?finish 完成工程建立如圖 所示。圖 3)編澤運行 C 程序。在左邊的“C/C++ Projects頁一欄中，右鍵點擊需要運行的工程名:Hello led ，右鍵點擊該工程名，將出現(xiàn)圖 217 所示下拉選擇框 。選擇 Run As 后出現(xiàn)另一下拉欄，此欄有 3 個選擇項:第一個選項功能是編譯并向 FPGA 中的 NiosIl CPU 下載和全速運行該工程中 C 程序。第二個選項功能是編譯并在虛擬的 NiosII 中運行程序 。第三個選項功能是使用第 3 方工具運行。在此選擇第一項功能:Run As Nios H Hardware.。圖 程序通過 JTAG 成功運行第三章 VHDL 基本程序設計實驗 實驗一 組合邏輯半加器的設計一、實驗目的 通過一個簡單的一位半加器的設計，讓學生掌握組合邏輯電路的設計方法。 掌握組合邏輯電路的靜態(tài)測試方法。 初步了解可編程邏輯器件設計的全過程。 熟識 quartus II 軟件基本功能的使用。二、實驗原理半加器實現(xiàn)兩位不帶進位加法輸出和及進位。一位半加器有兩個輸入 a、b。兩個輸出 s，Co。半加器三、實驗步驟：創(chuàng)建工程 運行 Quartus II 軟件，如下圖 ： 圖 Quartus II 軟件運行界面 建立工程，F(xiàn)ile New Project Wizad，既彈出“ 工程設置”對話框，如圖 ：圖 設置工程路徑和工程名單擊此對話框最上一欄右側的“...”按鈕選擇工作目錄，在 D 盤中建一個工程文件夾，取名為test。單擊“打開 ”按鈕，在第二行和第三行中寫工程名為“half_adder”。按 Next 按鈕，出現(xiàn)添加工程文件的對話框，如圖 ：加數(shù) a加數(shù) b和 s進位 Co圖 添加已編輯的文件這里無有文件，我們跳過此步，直接按 next 進行下一步，如圖 所示選擇 FPGA/CPLD 器件的型號，本試驗箱選用 Altera 公司的 Cyclone II 系列 FPGA 芯片 EP2C20Q240C8。 圖 選擇芯片器件型號在 Family 下拉框中，我們選擇 Cyclone II 系列 FPGA，選擇此系列的具體芯片EP2C20Q240C8。執(zhí)行 next 出現(xiàn)選擇其它 EDA 工具對話框，我們用 Quartus II 的集成環(huán)境進行開發(fā)，因此這里不作任何改動，連續(xù)按 next 進入工程的信息總概對話框圖 ：圖 工程及芯片信息總概點擊 Finish 按鈕即建立一個項目。建立頂層原理圖。（1）執(zhí)行 File New，彈出新建文件對話框，如下圖 ：圖 建立頂層原理圖文件 選擇“Block Diagram Schematic File”按 OK 即建立一個空的頂層圖，缺省名為“”，我們把它另存為（File Save as）,接受默認的文件名，并將“Create new project based on this file”選項選上，以使該文件添加到工程中去(如圖 所示) 。（2）添加邏輯組件（Symbol）在原理圖左邊選擇 Symbol Tools 或在圖的空白處雙擊，彈出添加組件的對話框，如圖 所示。在 libraries 里尋找所需要的邏輯組件，如果知道邏輯組件的名稱的話，也可以直接在Name 一欄敲入名字，右邊的預覽圖即可顯示組件的外觀，按 OK 后鼠標旁邊即拖著一個組件符號，在圖紙上點擊左鍵，組件即安放在圖紙上。在圖中上分別放置異或門（xor） ，與門(and2)，輸入（input） ，輸出（output） 。圖 3. 保存原理圖文件圖 添加 Symbol 符號（3）連線。將鼠標移到 symbol 連線端口上，鼠標變成圖示形狀，按下左鍵拖動鼠標到另一個symbol 的連線端。雙擊輸入輸出符號名字“pin_name”，將它們修改為 a，b，s，co。如圖 所示： 圖 連線并重命名管腳（4）設置。在建立工程時我們選定的芯片型號，也可以在這一步設定，在菜單 AssignmentsDevice，如果參數(shù)已設置好，這里一般可以不做任何修改。（5）編譯。按主工具欄上的全編譯按鈕如圖 ，即開始編譯，Message 窗口會顯示一些編譯信息，最后編譯成功彈出提示，如圖 所示。其中的 warings 可以忽略。圖 主工具欄常用按鈕圖 全編譯成功 仿真對工程編譯通過后，應該對其功能和時序性質進行仿真測試，以了解設計結果是否滿足原設計要求。具體步驟如下：（1）功能仿真新建波形編輯器。選擇菜單 File 中的 New 項，在 New 窗口中選擇 Vector Waveform File 項，如圖 所示：圖 建立波形仿真文件單擊 OK 按鈕，即出現(xiàn)空白的波形編輯器。設置仿真時間區(qū)域。對于時序仿真來說，將仿真時間軸設置在一個合理的時間區(qū)域上十分重要。通常設置的時間范圍在數(shù)十微秒間。在 Edit 菜單中選擇 End Time 項，在彈出的窗口中的 Time 欄處輸入 50，單位選擇“us”，整個仿真域的時間即設定為 50us，單擊 OK 按鈕，結束設置。（2）波形文件存盤。選擇 File 中的 Save As 項，將以默認名的波形文件存入文件夾中。（3）將工程的端口信號節(jié)點加入到波形編輯器中。首先選擇 Edit 菜單中的 Insert 項的Insert Node or bus..選項（或在所建立波形文件左邊空白處雙擊鼠標左鍵再選 Nodes Found） 。在Filter 框中選擇 Pins : all，然后單擊 List 按鈕。于是在下方的 Nodes Found 窗口中出現(xiàn)設計中的工程的所有端口引腳名。用鼠標將重要的端口節(jié)點 a，b，s，co 分別加到右邊波形編輯窗口，結束后關閉 Nodes Found 窗口。如圖 所示：圖 為波形文件添加管腳圖 端口信號節(jié)點加到波形編輯器（4）編輯輸入波形（輸入激勵信號） 。為輸入信號 a、b 添加激勵信號，如圖 所示。圖 添加輸入激勵信號半編譯成功后進行功能仿真功能仿真選擇 processing simulator tool，出現(xiàn)以下對話框圖 ：圖 功能仿真在 simulation mode 選項里，選擇 functional，點擊 generate functional simulation ist。然后點擊 start，進行功能仿真，成功后點擊 Report 查看結果如圖 所示：圖 半加器仿真結果 分配管腳 圖 分配管腳 選擇 Assignments ?Pins Planner 打開如圖 所示，并按圖中情況分配管腳，按照上圖所示分配管腳，并保存。如下圖 所示VCCa INPUTVCCb INPUTsOUTPUTCoOUTPUTXORinstAND2inst1PIN_69PIN_70PIN_100PIN_99圖 管腳分配完成編程下載 管腳分配完畢后，啟動全編譯，生成 文件，然后下載到 CPLD。首先點擊 ”下載” 按鈕，檢測安裝下載電纜(單擊 Hardware Setup)彈出對話框如圖所示，選擇 Byteblaster II 下載電纜，關閉該對話框， （如果已安裝就無需再檢測下載電纜）載