【文章內(nèi)容簡(jiǎn)介】 handshake模式下：如果 DMA請(qǐng)求信號(hào)無(wú)效， DMA在兩個(gè)時(shí)鐘周期后將 DMA響應(yīng)（ xnxDACK）信號(hào)變得無(wú)效。否則， DMA等待直到DMA請(qǐng)求信號(hào)變得無(wú)效。每請(qǐng)求一次傳輸一次。 DMA時(shí)序要求 基本時(shí)序要求： ? DMA請(qǐng)求信號(hào)和響應(yīng)信號(hào)的 Setup時(shí)間與 delay時(shí)間在所有的模式下是相同的。 ? 如果 DMA請(qǐng)求信號(hào)的 setup時(shí)間滿足要求，則在兩個(gè)周期內(nèi)實(shí)現(xiàn)同步，然后 DMA響應(yīng)信號(hào)變得有效。 ? 在 DMA響應(yīng)信號(hào)有效后， DMA向 CPU請(qǐng)求總線。如果它得到總線就執(zhí)行操作。 DMA操作完成后， DMA響應(yīng)信號(hào)變得無(wú)效。 三、 DMA控制器的相關(guān)寄存器 每個(gè) DMA 通道有 9 個(gè)控制寄存器（ 4 個(gè)通道共計(jì) 36 個(gè)寄存器）， 6 個(gè)用來(lái)控制 DMA 傳輸，其它 3 個(gè)監(jiān)視 DMA 控制器的狀態(tài)。 Register Address R/W Description Reset Value DISRCn 0x4B0000x0 R/W 初始源基地址寄存器 0x00000000 DISRCCn 0x4B0000x4 R/W 初始源控制寄存器 0x00000000 DIDSTn 0x4B0000x8 R/W 初始目的基地址寄存器 0x00000000 DIDSTCn 0x4B0000xC R/W 初始目的控制寄存器 0x00000000 DCONn 0x4B0000y0 R/W DMA控制寄存器 0x00000000 DSTATn 0x4B0000y4 R 狀態(tài) /計(jì)數(shù)寄存器 0x00000000 DCSRCn 0x4B0000y8 R 當(dāng)前源地址寄存器 0x00000000 DCDSTn 0x4B0000yC R 當(dāng)前目的地址寄存器 0x00000000 SKTRIGn 0x4B0000z0 R/W DMA掩碼 /觸發(fā)寄存器 0b000 DISRCnDMA源基地址寄存器 原名： DMA初始源寄存器 寄存器 地 址 R/W 意 義 初 值 DISRC0 0x4B000000 R/W DMA0源基地址寄存器 0x00000000 DISRC1 0x4B000040 R/W DMA1源基地址寄存器 0x00000000 DISRC2 0x4B000080 R/W DMA2源基地址寄存器 0x00000000 DISRC3 0x4B0000C0 R/W DMA3源基地址寄存器 0x00000000 31 30 …… 0 0 S_ADDR源數(shù)據(jù)基地址 （在 CURR_SRC為 0、并且 DMA ACK為 1時(shí)裝載入 CURR_SRC） 第 10次到此 LOC源所在總線選擇 0： AHB； 1： APB INC源地址變化設(shè)置 0：源地址增加； 1：源地址不變 DISRCCnDMA源控制寄存器 寄存器 地 址 R/W 意 義 初 值 DISRCC0 0x4B000004 R/W DMA0初始源控制寄存器 0x00000000 DISRCC1 0x4B000044 R/W DMA1初始源控制寄存器 0x00000000 DISRCC2 0x4B000084 R/W DMA2初始源控制寄存器 0x00000000 DISRCC3 0x4B0000C4 R/W DMA3初始源控制寄存器 0x00000000 31 …… 2 1 0 保留（為 0） LOC源總線選擇 INC源地址變化設(shè)置 DIDSTnDMA目的基地址寄存器 原名： DMA初始目的寄存器 寄存器 地 址 R/W 意 義 初 值 DIDST0 0x4B000008 R/W DMA0目的基地址寄存器 0x00000000 DIDST1 0x4B000048 R/W DMA1目的基地址寄存器 0x00000000 DIDST2 0x4B000088 R/W DMA2目的基地址寄存器 0x00000000 DIDST3 0x4B0000C8 R/W DMA3目的基地址寄存器 0x00000000 31 30 …… 0 0 D_ADDR目標(biāo)基地址， 會(huì)被載入 CURR_DST （當(dāng) CURR_DST的值為 0、并且 DMA ACK 的值為 1時(shí)） DIDSTCnDMA初始目的控制寄存器 寄存器 地 址 R/W 意 義 初 值 DIDSTC0 0x4B00000C R/W DMA0初始目的控制寄存器 0x00000000 DIDSTC1 0x4B00004C R/W DMA1初始目的控制寄存器 0x00000000 DIDSTC2 0x4B00008C R/W DMA2初始目的控制寄存器 0x00000000 DIDSTC3 0x4B0000CC R/W DMA3初始目的控制寄存器 0x00000000 LOC目的地址所在總線選擇 0： AHB； 1： APB INC目的地址地址變化設(shè)置 0：目的地址增加； 1：目的地址不變 31 …… 2 1 0 保留（為 0） LOC目的總線選擇 INC目的地址變化設(shè)置 DCONnDMA控制 寄存器 寄存器 地 址 R/W 意 義 初 值 DCON0 0x4B000010 R/W DMA 0 控制寄存器 0x00000000 DCON1 0x4B000050 R/W DMA 1 控制寄存器 0x00000000 DCON2 0x4B000090 R/W DMA 2 控制寄存器 0x00000000 DCON3 0x4B0000D0 R/W DMA 3 控制寄存器 0x00000000 31 30 29 28 27 26 25 24 23 22 21 20 DMD _HS SYNC INT TSZ SERV MODE HWSRCSEL SWHW _SEL RE LOAD DSZ 19 18 17 16 15 14 13 12 11 10 9 8 8 7 6 5 4 3 2 1 0 TC傳輸次數(shù)初值 DMD_HSDMA與外設(shè)握手模式選擇 0：需求模式。為單服務(wù)，但只要 DREQ信號(hào)有效便傳輸 1：握手模式。為單服務(wù)，要等待 DREQ信號(hào)變?yōu)闊o(wú)效， DREQ再有效時(shí)才傳輸。 SYNCDREQ 和 DACK信號(hào)與系統(tǒng)總線時(shí)鐘同步選擇 0： DREQ和 DACK與 PCLK(APB clock)同步。慢速外設(shè) 1： DREQ和 DACK與 HCLK(AHB clock)同步。高速外設(shè) INTCURR_TC的中斷請(qǐng)求控制 0：禁止 CURR_TC產(chǎn)生中斷請(qǐng)求 1：當(dāng)所有的傳輸結(jié)束時(shí)， CURR_TC產(chǎn)生中斷請(qǐng)求 TSZ傳輸長(zhǎng)度類型選擇 0：執(zhí)行單數(shù)據(jù)傳輸 1：執(zhí)行四數(shù)據(jù)長(zhǎng)的突發(fā)傳輸 31 30 29 28 27 26 25 24 23 22 21 20 DMD _HS SYNC INT TSZ SERV MODE HWSRCSEL SWHW _SEL RE LOAD DSZ SERVMODE傳輸模式選擇 0：?jiǎn)畏?wù)傳輸模式，每傳輸一次都要查詢 DREQ 1：全服務(wù)傳輸模式，不查詢 DREQ，但傳輸一次也要釋 放總線。 HWSRCSEL 各 DMA通道請(qǐng)求源設(shè)置 31 30 29 28 27 26 25 24 23 22 21 20 DMD _HS SYNC INT TSZ SERV MODE HWSRCSEL SWHW _SEL RE LOAD DSZ HWSRCSEL 000 001 010 011 100 通道 0 nXDREQ0 UART0 SDI Timer USB設(shè)備 EP1 通道 1 nXDREQ1 UART1 IISSDI SPI0 USB設(shè)備 EP2 通道 2 IISSDO IISSDI SDI Timer USB設(shè)備 EP3 通道 3 UART2 SDI SPI1 Timer USB設(shè)備 EP4 SWHW_SEL DMA源選擇方式 （軟件或硬件） 設(shè)置 0：以軟件 software方式產(chǎn)生 DMA請(qǐng)求，需要用DMASKTRIG控制寄存器中的 SW_TRIG位設(shè)置觸發(fā)。 1：由位 [26:24]提供的 DMA源觸發(fā) DMA操作 RELOAD再裝載選擇 0：自動(dòng)再裝載，當(dāng)傳輸次數(shù)減為 0時(shí)自動(dòng)裝載 DMA初值 1：不自動(dòng)再裝載，傳輸結(jié)束關(guān)閉 DMA通道。 DSZ傳輸數(shù)據(jù)類型設(shè)置 00：字節(jié)； 01：半字； 10：字； 11：保留 31 30 29 28 27 26 25 24 23 22 21 20 DMD _HS SYNC INT TSZ SERV MODE HWSRCSEL SWHW _SEL RE LOAD DSZ STATDMA狀態(tài) 00：就緒態(tài)，可進(jìn)行傳輸； 01： DMA正在傳輸； 1X：保留 CURRTC當(dāng)前傳輸計(jì)數(shù)值 每傳輸一次其值減 1。其初值在 DCONn中低 20位。 DSTATnDMA狀態(tài) /計(jì)數(shù) 寄存器 原名： DMA狀態(tài)寄存器 寄存器 地 址 R/W 意 義 初 值 DSTAT0 0x4B000014 R DMA0狀態(tài) /計(jì)數(shù)寄存器 0x00000000 DSTAT1 0x4B000054 R DMA1狀態(tài) /計(jì)數(shù)寄存器 0x00000000 DSTAT2 0x4B000094 R DMA2狀態(tài) /計(jì)數(shù)寄存器 0x00000000 DSTAT3 0x4B0000D4 R DMA3狀態(tài) /計(jì)數(shù)寄存器 0x00000000 21 20 19 18 17 16 15 14 13 12 11 10 9 8 8 7 6 5 4 3 2 1 0 STAT CURRTC當(dāng)前傳輸次數(shù)計(jì)數(shù)值 CURR_SRC當(dāng)前數(shù)據(jù)源地址 注意：（ 1） DMA每傳輸一次，其地址可能增加 ( 4)、可能不變；（ 2） 在 CURR_SRC為 0、且 DMA ACK為 1時(shí)，將S_ADDR源基地址的值裝入。 寄存器 地 址 R/W 意 義 初 值 DCSRC0 0x4B000018 R DMA0當(dāng)前源地址寄存器 0x00000000 DCSRC1 0x4B000058 R DMA1當(dāng)前源地址寄存器 0x00000000 DCSRC2 0x4B000098 R DMA2當(dāng)前源地址寄存器 0x00000000 DCSRC3 0x4B0000D8 R DMA3當(dāng)前源地址寄存器 0x00000000 31 30 …… 0 0 CURR_SRC當(dāng)前數(shù)據(jù)源地址 DCSRCnDMA當(dāng)前 源地址寄存器 CURR_DST當(dāng)前數(shù)據(jù)目的地址 注意：（ 1） DMA每傳輸一次，其地址可能增加 ( 4) ； （ 2） 在 CURR_DST為 0、且 DMA ACK為 1時(shí)，將 D_ADDR的值裝入。 寄存器 地 址 R/W 意 義 初 值 DCDST0 0x4B00001C R DMA0當(dāng)前目的地址寄存器 0x00000000 DCDST1 0x4B00005C R DMA1當(dāng)前目的地址寄存器 0x00000000 DCDST2 0x4B00009C R DMA2當(dāng)前目的地址寄存器 0x00000000 DCDST3 0x4B0000DC R DMA3當(dāng)前目的地址寄存器 0x00000000 31 30 …… 0 0 CURR_DST當(dāng)前數(shù)據(jù)目的地址 DCDSTn