光伏薄膜沉積ppt課件(2)(編輯修改稿)
2025-06-02 03:48 本頁面
【文章內(nèi)容簡介】 rains are fine and equiaxed ? 625 176。C, grains are large and have a columnar structure ? Crystalline orientation of the polysilicon grain is predominantly (110) for substrate temp, 600~650176。C. and is predominantly (100) for substrate temp, 650~700176。C. Silicon Dioxide ? Masking（阻擋層） ? Diffusion Masking（擴散阻擋層） ? Ion Implantation Masking（離子植入阻擋層） ? Etching Masking（蝕刻阻擋層） ? Passivation（防護層）：保護晶片表面以減少離子植入時的破壞 ? Gate Oxide（閘氧化層）： MOS閘氧化層及電容的介電層 ? Isolation（隔離層）：元件與元件隔離之場氧化層 ? Sacrificial Layer（犧牲層）：搭配多晶矽作為懸浮結(jié)構(gòu)的犧牲層 Etching Masking（蝕刻阻擋層） ? 基本的微小樑結(jié)構(gòu)的 MEMS製程如下所示： 將矽晶圓表面沉積阻擋層 Si3N4與 SiO2 各一層，作為阻擋蝕刻之用。 Etching Masking（蝕刻阻擋層） 將光阻旋塗於晶圓表面，光阻所需之厚度與光 阻之種類和製程有關(guān)聯(lián)，在製作時必須考量此 點，且重複的測試，並以所設(shè)計之第一道光罩 加以曝光及顯影，做出濕蝕刻所需之窗口。曝 光的時間，需考量到光阻種類及厚度，以及曝 光機的光源強度。最後的顯影液需要做適當?shù)? 調(diào)配，其所需之顯影時間，可用顯微鏡觀察光 阻有無去除乾淨，來決定曝光的時間長短。 Etching Masking（蝕刻阻擋層） 使用反應離子蝕刻機 (RIE)，將阻擋層 Si3N4 及 SiO2去除，以便進行濕蝕刻的步驟。 RIE 是利用電漿對不同的材料做非等向性的蝕 刻，以本製程為例使用 O2及 CF4氣體，以適 當?shù)牧髁课g刻 SiO2及 Si3N4，蝕刻時間與流 量及阻擋層厚度有關(guān)。時間太長可能會蝕刻 到矽晶片進而影響接下來的製程。 Etching Masking（蝕刻阻擋層） 將光阻去除後，使用蝕刻液對晶圓作濕蝕刻製 程，蝕刻至略比懸臂樑厚度稍厚。本製程所使 用的蝕刻液為氫氧化鉀 (KOH)，蝕刻溫度設(shè)定在
教學課件相關(guān)推薦
鄂ICP備17016276號-1