【文章內(nèi)容簡介】 北京大學(xué)微電子學(xué)系 賈嵩 2022 51 全加器邏輯對稱性 A B C S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 CBAS ???CABCABCo ???北京大學(xué)微電子學(xué)系 賈嵩 2022 52 全加器：資源復(fù)用 ()S A B C C O ABC? ? ? ? ()C O A B A B C? ? ?? 確定邏輯結(jié)構(gòu) CBAS ???CABCABCo ???北京大學(xué)微電子學(xué)系 賈嵩 2022 53 資源復(fù)用全加器：直接實(shí)現(xiàn) 28 Transistors，多個(gè)串聯(lián) PMOS A BBACiCiAXVDDVDDA BCiBAB VDDABCiCiABA CiBCoVDDS()S A B C C O ABC? ? ? ?()C O A B A B C? ? ?北京大學(xué)微電子學(xué)系 賈嵩 2022 54 鏡像結(jié)構(gòu)全加器（mirror adder） V DD C i A B B A B A A B V DD C i A B C i C i B A C i A B B A V DD S C o PMOS網(wǎng)絡(luò)進(jìn)行邏輯變形，減少串聯(lián)器件數(shù)目 ()S A B C C O ABC? ? ? ?()C O A B A B C? ? ?北京大學(xué)微電子學(xué)系 賈嵩 2022 用靜態(tài) CMOS邏輯門實(shí)現(xiàn)組合邏輯 ? (4) 全加器 ?利用資源復(fù)用減少了晶體管數(shù)目 ?利用邏輯變形減少串聯(lián) PMOS數(shù)目 北京大學(xué)微電子學(xué)系 賈嵩 2022 55 用靜態(tài) CMOS邏輯門實(shí)現(xiàn)組合邏輯 ? 總結(jié) 設(shè)計(jì)方法： ? 根據(jù)功能表述 (真值表 )，寫出輸出信號的邏輯表達(dá)式； ? 通過邏輯化簡，得到盡可能簡化的邏輯結(jié)構(gòu)； ? 根據(jù)邏輯表達(dá)式畫出對應(yīng)的邏輯圖和電路圖； ? 根據(jù) NMOS“ 串與并或 ” 、 PMOS“ 串或并與 ” 構(gòu)造 電路圖 ，并進(jìn)行化簡 ； ? 根據(jù)性能要求和工藝參數(shù)設(shè)計(jì)每個(gè) MOS管的寬長比。 北京大學(xué)微電子學(xué)系 賈嵩 2022 56 MOS傳輸門邏輯電路 ? 傳輸門的基本特性 ? 用傳輸門實(shí)現(xiàn)組合邏輯 ? 傳輸門陣列邏輯 北京大學(xué)微電子學(xué)系 賈嵩 2022 57 58 MOS傳輸門結(jié)構(gòu) C LV cV outV inC LVVVcin o u t NMOS傳輸門 Pass Transistor 源、漏端不固定 雙向?qū)? CMOS傳輸門 Transmission Gate NMOS,PMOS并聯(lián) 源、漏端不固定 柵極接相反信號 兩管同時(shí)導(dǎo)通或 截止 CMOS反相器 NMOS,PMOS串聯(lián) 源端接固定電位、 漏端輸出 柵極接相同信號 兩管輪流導(dǎo)通或 截止 傳輸門的基本特性 ? MOS管 有 雙向?qū)ㄌ匦裕梢詡鬏敻唠娖?或 低電平，這樣使用的 MOS管一般叫做傳輸管 (Pass Transistor)或傳輸門 (Transmission Gate， TG)。 ? (1) 傳輸門的傳輸特性 ? 以 NMOS傳輸管為例， VC為控制信號。 ? VC為低時(shí)， NMOS管截止，將輸入端和輸出端隔開 ； ? VC為高時(shí)， NMOS管導(dǎo)通 ， 對輸出端的負(fù)載電容充電 或放電。 北京大學(xué)微電子學(xué)系 賈嵩 2022 59 60 NMOS傳輸門傳輸高電平特性 C LV cV outV in源端 (G) (D) (s) Hints: VD=VG, 器件始終處于飽和區(qū) , 直到截止 Vin=VDD,Vc=VDD 傳輸門的基本特性 ? (1) 傳輸門的傳輸特性 ? NMOS傳輸高電平： ? 假設(shè) Vin=VDD， VC=VDD， Vout(0)=0V， ? NMOS始終飽和， ? 當(dāng) Vout=VDD－ VTN時(shí)， NMOS截止，傳輸高電平結(jié)束 —— 閾值損失 。 ? 減小閾值損失的方法： 減小閾值電壓或提高控制信號的電平 。 ? ? 2D N N D D T N O U TI K V V V? ? ?源 漏 北京大學(xué)微電子學(xué)系 賈嵩 2022 61 62 NMOS傳輸高電平 2)(o u tTNDDNDN VVVKI ???? 輸出電壓：有閾值損失 ? 工作在飽和區(qū)，但是電流不恒定 ? 襯偏效應(yīng) ? 增加閾值損失 ? 減小電流 ? 低效傳輸高電平 (電平質(zhì)量差，充電電流小 ) )22(0 foutfTNTN VVV ??? ????C LV cV outV inVin=VDD,Vc=VDD， Vout＝ VDD－ Vth 傳輸門的基本特性 ? (1) 傳輸門的傳輸特性 ? NMOS傳輸?shù)碗娖剑? ? 假設(shè) Vin=0， VC=VDD， Vout(0)=VDD， ? NMOS先飽和，后線性， ? Vout=Vin=0時(shí)，流過 NMOS的電流才變?yōu)榱?，無閾值損失。 ? 可以推斷： PMOS傳輸高電平 時(shí)無閾值損失 ，傳輸?shù)碗娖?時(shí) 有閾值損失。 源 漏 ? ? ? ?22N c T N c T N outD N inI K V V V V V V??? ? ? ? ? ???北京大學(xué)微電子學(xué)系 賈嵩 2022 63 64 NMOS傳輸門傳輸?shù)碗娖教匦? C LV cV outV in漏端 (G) (s) (D) Hints:器件先處于飽和區(qū)，后處于線性區(qū) （類似于 CMOS反相器中 的 NMOS管） Vin=0, Vc=VDD 65 NMOS傳輸?shù)碗娖? 21 )( TNDDNDN VVKI ??? 輸出電壓：沒有閾值損失 ? 先工作在飽和區(qū)，后進(jìn)入線形區(qū) ? 沒有襯偏效應(yīng) ? 高效傳輸?shù)碗娖? （電平質(zhì)量好，充電電流大） C LV cV outV inVin=0,Vc=VDD， Vout＝ 0 outTNDDNDN VVVKI )(22 ??66 NMOS傳輸門等效電阻 C LV cV outV in4 VT3 VT2 VTVTVD SID9 I04 I0I0VG S= 4 VTVG S= 3 VTVG S= 2 VTVD D= 4 VT? 估算 NMOS傳輸門等效電阻 ? 傳輸?shù)碗娖剑ㄉ铑伾c(diǎn)），傳輸高電平（淺顏色點(diǎn)） ? 分別求出平均電阻 ? 傳輸高電平等效電阻約為低電平 2－ 3倍 67 NMOS傳輸高電平和低電平 ? 由于工作狀態(tài)不同，以及襯偏效應(yīng)的影響 ? NMOS傳輸高電平過程的 等效電阻 近似為傳輸?shù)碗娖綍r(shí)的 23倍 C LVcV outV in68 PMOS傳輸門傳輸特性 C LV cV outV in漏端 (G) (s) (D) 傳輸 高 電平情況 傳輸 低 電平情況 器件先處于飽和區(qū)， 后處于線性區(qū) 器件始終處于飽和區(qū) , 直到截止 69 NMOS/PMOS傳輸門： RC延遲 ? 沿用反相器部分的分析模型，寬度為 W的 PMOS導(dǎo)電因子為 K，等效電阻為 R0，漏電容為 C0，并有遷移率 2倍近似 ? 如果負(fù)載電容只有傳輸管的漏電容，則寬度為 W的 NMOS的 傳輸延遲 ： 0021CRt p H L ?C LV cV outV in00CRt p L H ?70 傳輸管（ NMOS/PMOS傳輸門） ? 結(jié)構(gòu)簡單 ? 有閾值損失 ? NMOS高效傳輸?shù)碗娖?，低效傳輸高電? ? PMOS載流子遷移率小， NMOS傳輸門應(yīng)用更多 C LV cV outV inC LVVVcin o u t 傳輸門的基本特性 ? (1) 傳輸門的傳輸特性 ? CMOS傳輸門： 利用了 NMOS管和 PMOS管的各自優(yōu)勢，實(shí)現(xiàn)了無損失的電平傳輸。 ? 需要一對互補(bǔ)的控制信號 。 ? VC=VDD時(shí)， NMOS和 PMOS都導(dǎo)通， CMOS傳輸門導(dǎo)通 ； ? VC=0時(shí)， NMOS和 PMOS都 截止 ， CMOS傳輸門 關(guān)斷。 北京大學(xué)微電子學(xué)系 賈嵩 2022 71 傳輸門的基本特性 ? (1) 傳輸門的傳輸特性 ? CMOS傳輸門傳輸?shù)碗娖剑? Vout VDD VDD－ VTN － VTP 0 NMOS 飽和 線性 線性 PMOS 飽和 飽和 截止 北京大學(xué)微電子學(xué)系 賈嵩 2022 72 傳輸門的基本特性 ? (1) 傳輸門的傳輸特性 ? CMOS傳輸門傳輸高電平： Vout 0 － VTP VDD－ VTN VDD NMOS 飽和 飽和 截止 PMOS 飽和 線性 線性 北京大學(xué)微電子學(xué)系 賈嵩 2022 73 74 CMOS傳輸門導(dǎo)通電流 4 VT3 VT2 VTVTVD SID9 I04 I0I0VG S= 4 VTVG S= 3 VTVG S= 2 VTVD D= 4 VT? 假設(shè) CMOS傳輸門的器件閾值電壓和導(dǎo)電因子均相等，并忽略襯偏 ? 高效傳輸（深顏色點(diǎn)），低效傳輸（淺顏色點(diǎn)） ? 二者之和為 CMOS傳輸門導(dǎo)通電流 ? 電流隨 Vds近似線性變化 C L V V C out Vin 75 CMOS傳輸門： RC延遲 ? 利用高效電阻為低效電阻一半的結(jié)論 ? 對稱設(shè)計(jì) ： Kn＝ Kp＝ 2K， Wp＝ 2Wn＝ 2W， Rn＝ Rp＝ R0/2 ? 如果負(fù)載電容只有傳輸管的漏電容，則傳輸延遲： ? 相同尺寸 ： Wp＝ Wn＝ W， Kn＝ 2Kp＝ 2K， Rn＝Rp/2＝ R0/2，則傳輸延遲： ? CMOS傳輸門 NP器件寬度相同為最優(yōu) 00 CRtt p LHpHL ??00 CRt p LH ?C L V V C out Vin CRt p H L ?76 NMOS傳輸高電平：閾值損失 V DDInO u tx0 . 5 ? m / 0 . 2 5 ? m0 . 5 ? m / 0 . 2 5 ? m1 . 5 ? m / 0 . 2 5 ? m0 1 2 Time [ns] V o l t a g e [V] x Out In 77 NMOS傳輸門 A = V B C = V C L A = V C = V B M 2 M 1 M n ?閾值損失降低了噪聲容限，并引起靜態(tài)短路功耗 ?可以采用 CMOS傳輸門，但是結(jié)構(gòu)復(fù)雜 V B does not pull up to , but V TN 78 NMOS 傳輸門 : 電平恢復(fù)器件 M 2 M 1 M n M r Out A B V DD V DD Level Restorer X ? 優(yōu)點(diǎn)：全擺幅 ?缺點(diǎn)： Restorer adds capacitance, takes away pull down current at X ?缺點(diǎn)： Ratio problem 79 Restorer Sizing 0 100 200 300 400 500 W / L r =W / L r =W / L r =V o l t a g e [V] Time [ps] ?電平恢復(fù)作用的 PMOS器件 Mr的寬長比不能太大，否則電路無法工作 ?Mr一般取最小尺寸 L L，這樣引入漏區(qū)電容最小 ?如果前級 NMOS傳輸門串聯(lián)級數(shù)較多， Mr甚至可以取為倒比例（ W/L1） M 2 M 1 M n M r Out A B V DD V DD Level Restorer