【文章內(nèi)容簡介】 變?yōu)榈碗娖降臅r間 tPLH輸出由低電平 變?yōu)楦唠娖降臅r間 t P H L t P L H5 0 %5 0 %tPd=(tPHL+ tPLH)/2 38 TTL集成邏輯門 其它類型的門電路 1． TTL或非門 A B A B A+B T T1’為輸入級 T T2’為中間級 T D T4構(gòu)成推拉式輸出級 或非門工作狀態(tài)見 P72表 322 39 TTL集成邏輯門 2． TTL異或門 BABABABABAAB??????? ))((T1實現(xiàn)與功能 T TT T5實現(xiàn)或非功能（與前面電路相同） T T T TD實現(xiàn)或非功能（與前面電路中相同） 40 TTL集成邏輯門 3． OC門 上述推拉式輸出門 優(yōu)點： 輸出電阻低 、 靜態(tài)功耗?。? 缺點： ① 不能并聯(lián)使用 （ 有很大的電流 ） ； ② 不能進行電平轉(zhuǎn)換和驅(qū)動大電流高電壓負載 。 41 TTL集成邏輯門 如果 Y1輸出為高電平 ,Y2為低電平 ,因為推拉式輸出級不論門電路處于開態(tài)還是關態(tài) ,都呈現(xiàn)低阻抗 ,會有一很大的負載電流流過兩個輸出級 ,該大電流會超過正常工作電流 ,甚至會損壞門電路 . 為解決一般 TTL與非門不能線與而設計了 OC門電路。 42 OC 與非門的電路結(jié)構(gòu)AB+ VCCYR YABCDamp。amp。OC 門線與圖+ VCCR Y1 Y2 T1 T2 T3 uB1① A、 B不全為 1時， uB1=1V， T T3截止， Y=1。 接入外接電阻 R后： ② A、 B全為 1時， uB1=， T T3飽和導通， Y=0。 BAY ??外接電阻 R的取值范圍為： ILOLOLCCmIIUV?? m a xIHOHOHCCmInIUV?? m i n≤ R ≤43 TTL集成邏輯門 ① 實現(xiàn)線與： . . . . . .Y A B C D IJ A B C D IJ? ? ? ? ? ?② 可同時實現(xiàn)電平轉(zhuǎn)換； ③ 驅(qū)動高壓大電流負載 。 OC門功能： 44 TTL集成邏輯門 （ TS門） （ 1） 實現(xiàn)：加控制端和控制電路 ， 使輸出有三個狀態(tài)： VOH、 VOL、 高阻 EN=1→ D?→ Y= （ 此時輸出只有 VOH、 VOL兩種狀態(tài) ） EN=0→ ? D?→ VC2≈ 1V（鉗位）、 T3? P=0→ T2?T4? ? ro↑↑ （高阻態(tài)） BA?45 TTL集成邏輯門 （ 2） 應用 ① 總線結(jié)構(gòu) ② 數(shù)據(jù)雙向傳輸 46 ① 74：標準系列 ， 前面介紹的 TTL門電路都屬于 74系列 ， 其典型電路與非門的平均傳輸時間 tpd＝ 10ns， 平均功耗 P＝ 10mW。 ② 74H：高速系列，是在 74系列基礎上改進得到的，其典型電路與非門的平均傳輸時間 tpd＝ 6ns，平均功耗 P＝ 22mW。 ③ 74S：肖特基系列，是在 74H系列基礎上改進得到的，其典型電路與非門的平均傳輸時間 tpd＝ 3ns，平均功耗 P＝ 19mW。 ④ 74LS：低功耗肖特基系列，是在 74S系列基礎上改進得到的，其典型電路與非門的平均傳輸時間 tpd＝ 9ns，平均功耗 P＝ 2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是 TTL集成電路的主流，是應用最廣的系列。 其他系列 TTL門電路 47 其他系列 TTL門電路 TTL集成邏輯門 1． 74H系列 (高速 TTL) 為提高開關速度和減少傳輸延時 ， 有兩項改進： ① 輸出級采用了達林頓管（ 降低了輸出電阻 ， 提高了拉電流的負載能力 ， 尤其是加速了對負載電容的充電速度 。 ） ② 將所有電阻阻值降低了一半 （ 縮短了上升和下降時間 ，加速了三極管的開關速度 。 ） 優(yōu)點： 速度較快 (6ns) ； 缺點： 增加了電路的靜態(tài)功耗 。 48 74S系列 74S系列又稱肖特基系列 。 ① 采用了肖特基抗飽和三極管 。 肖特基抗飽和三極管由普通的雙極型三極管和肖特基勢壘二極管 SBD(Schottky Barrier Diode)組合而成 ， 如圖所示 。 肖特基抗飽和三極管 (a) 電路圖； (b) 電路符號 圖 (a)中 SBD的正向壓降約為 ，而且開關速度比一般 PN結(jié)二極管高許多。 在晶體管的 bc結(jié)上并聯(lián)一個 SBD便構(gòu)成抗飽和晶體管，或稱肖特基晶體管，符號如圖 (b)所示。 由于 SBD的引入，晶體管不會進入深飽和，其 Ubc限制在 右，從而縮短存儲時間，提高了開關速度。 49 肖特基與非門電路 FR12 . 8 kR2R450AB3 . 5 k＋ ECR3RcV D1V D29 0 0V4V62 5 0Rb5 0 0V3V2V5V150 ② 增加了有源泄放網(wǎng)絡 (如圖中方框所示 )。 該網(wǎng)絡的主要作用有兩個：第一 ， 改善電壓傳輸特性 ， 即克服圖 33中傾斜段 BC， 使整個傳輸特性轉(zhuǎn)換段 (B、 C、 D)的斜率均勻一致 ， 從而接近理想開關 ， 低電平噪聲容限也得到提高；第二 ， 加速 V5的轉(zhuǎn)換過程并且減輕 V5的飽和深度 ， 從而提高了整個電路的開關速度 。 圖中輸入端加有阻尼二極管 VD VD2， 主要是為了減少輸入連線上的負尖峰干擾脈沖 。 圖示電路中除 V4管以外，所有晶體管都采用了肖特基晶體管。 51 TTL集成邏輯門 可見 ， 74S系列采用了三項措施提高開關速度： ① 采用肖特基三極管 （ 抗飽和三極管 ） ② 采用小的電阻； 如圖 ③ 用有源電路 T R R3代替 R3 優(yōu)點： ① 速度很快 (3~4ns)； ② 傳輸特 性好 缺點： ① 功耗大 (電阻小 )； ② VOL較高 (可達 ) 52 TTL集成邏輯門 3． 74LS系列 (肖特基 TTL) ?理想門電路 ── 速度快 ， 功耗低 ?功耗一延遲積 （ pd積 ） ： 通常用功耗和傳輸延遲時間的乘積 (簡稱功耗 —延遲積或 pd積 )來評價門電路性能的優(yōu)劣 。 功耗 —延遲積越小 ，門電路的綜合性能就越好 。 ?74LS系列實現(xiàn)了速度快 ， 功耗低的要求如圖 ,措施如下： ① 大幅提高電阻值 ， 降低功耗； ② 將 R5從接地改接到輸出端 ， 降低了 T3導通時 R5的功耗； ③ 采用肖特基三極管和有源泄放電路以提高工作速度； ④ 將輸入端多發(fā)射極三極管改用 SBD， 提高了工作速度； ⑤ 增加了 D D4， 提高了放電速度 。 優(yōu)點： ① 功耗極低 （ 是 74H和 74S的 1/10， 是 74系列的 1/5； ② pd積很低 （ 速度與 74系列相當 ） 53 TTL集成邏輯門 4． 其它類型 TTL系列介紹 ① 74AS系列 （ 先進的肖特基系列 ） (速度最快 ,tpd=,但功耗大 ,20mW) ② 74ALS系列 （ 先進的低功耗肖特基系列 ） (速度很快 ,tpd=4ns,功耗極低 ,1mW) TTL系列器件主要性能比較表 74/54 74H/54H 74S/54S 74LS/54LS 74AS/54AS 74ALS/54ALS tpd (ns) 10 6 4 10 4 平均功耗 /每門 mw 10 20 2 20 1 pd積 （ nsmw） 1