fpga配置與邊界ppt課件(編輯修改稿)
2025-05-30 18:38 本頁面
【文章內(nèi)容簡介】 60。(JTAG)JTAG模式ConfigurationthroughtheIEEEStd.(JTAG)pins.(1)v使用 JTAG接口配置，v調(diào)試時最常用的配置方式FPGA配置電路圖： Cyclone器件多個 Cyclone器件配置調(diào)試時的 Cyclone器件配置配置電路的設計問題v 選擇合適的配置模式（ PS,JTAG,AS等）根據(jù) FPGA類型，并考慮 調(diào)試和運行 2種狀態(tài)的配置模式v 選擇配置器件（ EPC2,EPS1， MCU等）根據(jù)器件， FPGA類型，芯片的價格等v 選擇一種編程電纜，可自行制作配置電纜電路根據(jù) FPGA類型，一般按：vByteBlaster II vByteBlasterMVvByteBlaster的順序選擇。ByteBlaster II編程 電纜電路ByteBlaster II的 10 PIN 插頭定義ByteBlaster MV 編程電纜電路ByteBlaster MV的 10 PIN 插頭定義ByteBlaster 編程電纜電路ByteBlaster 的 10 PIN 插頭定義PLD器件中的 JTAG技術(shù)和 ISP技術(shù)v何為 JTAG？v何為 ISP？JTAG：起源v 隨著 IC技術(shù)的發(fā)展， PCB越來越復雜，尤其是SMD器件 (surfacemountpackagingdevice)的大量使用， PCB面積越越小。v 傳統(tǒng)測試方法 難以使用? externaltestprobes（外部測試探針）? “bedofnails”testfixtures（針床測試設備）v 1980年， JTAG（ theJointTestActionGroup）組織提出了一種新的測試方案JTAG：結(jié)構(gòu)v 定義了一種 boundaryscantesting方法，在IC芯片中增加實現(xiàn)這種測試的電路。v 該方法后來成為 v 圖示： 邊界掃描數(shù)據(jù)移位方式JTAG接口的信號定義JTAG：功能v有 3個功能：v內(nèi)部測試 一 IC內(nèi)部的邏輯測試v外部測試 一 IC間相互連接的測試（ PCB線路測試）v取樣測試 一 IC正常運行時的數(shù)據(jù)取樣測試v現(xiàn)在， JTAG電路和接口被廣泛用于芯片的代碼下載 ,請看 電路圖FLEX10K等器件的JTAG電路JTAG BST系統(tǒng)與與 FLEX器件關(guān)聯(lián)結(jié)構(gòu)圖JTAG BST選擇命令模式時序TAP控制器的命令模式有：SAMPLE／ PRELOAD指令模式 EXTEST指令模式BYPASS指令模式 IDCODE指令模式 USERCODE指令模式JTAG:更多內(nèi)容參見文獻：vIEEE (JTAG) BoundaryScanTesting in Altera Devices September 2022, ver. Application Note 39v相關(guān)器件的 datasheetThe end.MAXII返回Cyclone（颶風） ： 返回Cyclone II： 返回Stratix： 返回StratixII:返回配置 EEPROM返回Cyclone專用配置器件 返回關(guān)于 Lattice公司vLattice（中文名：萊迪思）是 ISP（在線可編程）技術(shù)的發(fā)明者， ISP技術(shù)極大的促進了 PLD產(chǎn)品的發(fā)展， 80年代和 90年代初是其黃金時期。vLattice中小規(guī)模 PLD/FPGA比較有特色，種類齊全，性能不錯。v99年 Lattice收購 Vantis（原 AMD子公司）,2022年收購 Lucent微電子的 FPGA部門，是世界第三大可編程邏輯器件供應商。v目前 Latt
教學課件相關(guān)推薦
鄂ICP備17016276號-1