【文章內(nèi)容簡(jiǎn)介】 1101001 , 0 0 01 0 , 0 0 01 0 0 , 0 0 01 , 0 0 0 , 0 0 01 0 , 0 0 0 , 0 0 01 0 0 , 0 0 0 , 0 0 01980 1985 1990 1995 2022 2022Y e a rnsD i sk se e k t i m eD R A M a cce ss t i m eS R A M a cce ss t i m eC P U cyc l e t i m e01101001 ,0 0 01 0 ,0 0 01 0 0 ,0 0 01 ,0 0 0 ,0 0 01 0 ,0 0 0 ,0 0 01 0 0 ,0 0 0 ,0 0 01980 1985 1990 1995 2022 2022Y e a rns D isk se e k t im eD R A M a cce ss t im eS R A M a cce ss t im eC P U cyc le t im e問題：由于 CPU工作速度很快，內(nèi)存速度比較慢（差 1～2個(gè)數(shù)量級(jí)），從內(nèi)存取數(shù)或向內(nèi)存寫數(shù)時(shí)， CPU往往需要等待 36 PC機(jī)的主機(jī) 什么是 cache(高速緩存 )？（補(bǔ)充） ? cache是一種小容量高速緩沖存儲(chǔ)器，它由 SRAM組成 ? cache直接制作在 CPU芯片內(nèi)，速度幾乎與 CPU一樣快 ? 程序運(yùn)行時(shí)， CPU使用的一部分?jǐn)?shù)據(jù) /指令會(huì)預(yù)先成批拷貝在cache中， cache的內(nèi)容是主存儲(chǔ)器中部分內(nèi)容的映象 ? 當(dāng) CPU需要從內(nèi)存讀 (寫 )數(shù)據(jù)或指令時(shí)，先檢查 cache中有沒有，若有，就直接從 cache中讀取，而不用訪問主存儲(chǔ)器 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 8 9 14 3 4 4 1010 主存中的部分信息拷貝在 cache存儲(chǔ)器中 Cache存儲(chǔ)器 主存儲(chǔ)器 37 PC機(jī)的主機(jī) Cache的工作原理：程序局部性 程序局部性的表現(xiàn)： ? 空間局部性： 當(dāng)前訪問的某個(gè)數(shù)據(jù) (或指令 )，其鄰近范圍的數(shù)據(jù) (或指令 )可能很快也會(huì)被訪問 (程序在一段時(shí)間內(nèi)所訪問的數(shù)據(jù)或指令集中在一小部分地址空間中 ) ? 時(shí)間局部性： 當(dāng)前訪問的某個(gè)數(shù)據(jù) (或指令 )可能很快又會(huì)再次被訪問 38 PC機(jī)的主機(jī) Cache 的操作過程 如果被訪問的信息不在cache中，稱為失效 (miss) 如果被訪問的信息在 cache中，稱為命中 (hit) Cache從 CPU收到地址 A 讀出 A內(nèi)容送 CPU A的內(nèi)容在cache中嗎？ 訪問主存讀出 A及相鄰地址內(nèi)容 將 A內(nèi)容發(fā)送給 CPU 在 cache中騰出空位置供接收用 cache接收 A及相鄰地址的內(nèi)容 ? 命中率 H是 CPU需要的指令或數(shù)據(jù)在 cache中能直接找到的概率，通常在 95％以上 39 PC機(jī)的主機(jī) 如何提高 cache的命中率？ ? 增大 cache容量 ? 采用多級(jí) cache技術(shù) (2級(jí)或 3級(jí)等 ) ? cache中采用快速的查找算法，判定是否命中 ? 不能命中時(shí)，采用有效的算法將讀入的內(nèi)容替換cache中暫時(shí)不使用的內(nèi)容 ? 編譯器優(yōu)化目標(biāo)程序 ? 程序員寫出 cachefriendly的程序 40 PC機(jī)的主機(jī) Cache在 CPU中 Cache的演變過程 存儲(chǔ) 控制器 CPU 主存儲(chǔ)器 DRAM Cache 存儲(chǔ) 控制器 CPU 主存儲(chǔ)器 DRAM 存儲(chǔ) 控制器 主存儲(chǔ)器 DRAM CPU Cache 存儲(chǔ) 控制器 主存儲(chǔ)器 DRAM CPU Cache Cache Pentium 4 （ 80386無 cache） Cache 存儲(chǔ) 控制器 主存儲(chǔ)器 DRAM CPU Cache 增加 L2 有 cache 1 2 3 4 41 PC機(jī)的主機(jī) Pentium 4的 cache存儲(chǔ)器 ? Pentium 4中有 3個(gè) cache存儲(chǔ)器，分成兩級(jí)： ? 一級(jí) cache ? 數(shù)據(jù)緩存（ L1數(shù)據(jù) cache） ， 8KB ? 指令緩存， 8KB ? 二級(jí)緩存（ L2 cache）， 容量為 256 KB～ 2MB L2 cache (48GB/s) L1數(shù)據(jù) cache(8KB) 指令 cache及指令預(yù)取部件 前端總線 256位 ， 時(shí)鐘頻率 64位 ,時(shí)鐘頻率 總線 接口部件 預(yù)取 控制邏輯 42 PC機(jī)的主機(jī) 練習(xí)題 1 ? Cache中的數(shù)據(jù)是 ________中部分內(nèi)容的映射。 A、硬盤 B、軟盤 C、主存 D、外存 C 43 PC機(jī)的主機(jī) 下面關(guān)于內(nèi)存儲(chǔ)器的敘述中， 錯(cuò)誤 的是： A 當(dāng)前正在執(zhí)行的指令和數(shù)據(jù)都必須存放在內(nèi)存儲(chǔ)器中，否則 CPU就不能進(jìn)行處理。 B 內(nèi)存速度快而容量相對(duì)較小，外存則速度較慢而容量相對(duì)很大。 C 內(nèi)存儲(chǔ)器和外存儲(chǔ)器是統(tǒng)一編址的，字節(jié)是存儲(chǔ)器的基本編址單位。 D Cache存儲(chǔ)器也是內(nèi)存儲(chǔ)器的一部分。 C 練習(xí)題 2 44 PC機(jī)的主機(jī) 小結(jié)：計(jì)算機(jī)存儲(chǔ)器的層次結(jié)構(gòu) cache存儲(chǔ)器 主存儲(chǔ)器 (RAM和 ROM) 外存儲(chǔ)器（軟盤、硬盤、光盤） 后備存儲(chǔ)器（磁帶庫、光盤庫） 內(nèi)存儲(chǔ)器 外存儲(chǔ)器 寄存器 典型容量 1KB 幾個(gè) MB 幾個(gè) GB 100GB1TB 10TB100TB 典型存取時(shí)間 1 ns 2 ns 10 ns 10 ms 10 s ? 分析：速度越快，成本較高。 為了獲得好的 性能 /價(jià)格比 ，計(jì)算機(jī)中各種存儲(chǔ)器組成一個(gè)層狀的塔式結(jié)構(gòu)，取長(zhǎng)補(bǔ)短，協(xié)調(diào)工作 ? 工作過程： 1） CPU運(yùn)行時(shí)，需要的操作數(shù)大部分來自寄存器 2）如需要從 (向 )存儲(chǔ)器中取 (存 ) 數(shù)據(jù)時(shí)，先訪問 cache，如在，取自 cache 3）如操作數(shù)不在 cache，則訪問 RAM，如在 RAM中，則取自 RAM 4）如操作數(shù)不在 RAM，則訪問硬盤，操作數(shù)從硬盤中讀出 → RAM →cache 45 PC機(jī)的主機(jī) I/O總線與 I/O接口 I/O操作 I/O控制器 I/O總線 I/O設(shè)備接口 46 PC機(jī)的主機(jī) ? 輸入的任務(wù)： ? 將輸入設(shè)備輸入的信息送到內(nèi)存儲(chǔ)器的指定區(qū)域 ? 輸出的任務(wù)： ? 將內(nèi)存儲(chǔ)器指定區(qū)域的內(nèi)容送出到輸出設(shè)備 ? I/O操作也包括將外存儲(chǔ)器的內(nèi)容傳輸?shù)絻?nèi)存 ， 或?qū)?nèi)存中的內(nèi)容傳輸?shù)酵獯鎯?chǔ)器 I/O操作 47 PC機(jī)的主機(jī) I/O 操作 的特點(diǎn) ?多數(shù) I/O設(shè)備在操作過程中 包含機(jī)械動(dòng)作 ， 其工作速度比 CPU慢 得多 。 為了提高系統(tǒng)的效率 ， I/O操作與 CPU的數(shù)據(jù)處理操作往往是并行進(jìn)行的； ?多個(gè) I/O設(shè)備必須能 同時(shí)進(jìn)行工作 ； ?除了鍵盤 、 顯示器 、 鼠標(biāo)器等基本的 I/O設(shè)備之外