【文章內(nèi)容簡(jiǎn)介】 片。前端設(shè)計(jì)主要負(fù)責(zé)邏輯實(shí)現(xiàn)，通常是使用 verilog/VHDL之類語言，進(jìn)行行為級(jí)的描述。而后端設(shè)計(jì)，主要負(fù)責(zé)將前端的設(shè)計(jì)變成真正的 schematicamp。layout，流片，量產(chǎn)。 集成電路前端設(shè)計(jì)流程可以分為以下幾個(gè)步驟： (1) 設(shè)計(jì)說明書； (2) 行為級(jí)描述及仿 真； (3) RTL級(jí)描述及仿真； (4) 前端功能仿真。 硬件語言輸入工具有 SUMMIT ， VISUALHDL， MENTOR和 RENIOR等；圖形輸入工具有 : Composer(cadence)， Viewlogic (viewdraw)等； 數(shù)字電路仿真工具有： Verolog： CADENCE、 VeroligXL、 SYNOPSYS、 VCS、 MENTOR、 Modlesim VHDL： CADENCE、 NCvhdl、 SYNOPSYS、 VSS、 MENTOR、 Modlesim 模擬電路仿真工 具： ANTI HSpice pspice， spectre micro microwave， eesoft 名詞解釋： IRQ、 BIOS、 USB、 VHDL、 SDR。 (1) IRQ：中斷請(qǐng)求。 (2) BIOS： BIOS是英文 Basic Input Output System的縮略語，直譯過來后中文名稱就是 基本輸入輸出系統(tǒng) 。其實(shí)，它是一組固化到計(jì)算機(jī)內(nèi)主板上一個(gè) ROM芯片上的程序，它保存著計(jì)算機(jī)最重要的基本輸入輸出的程序、系統(tǒng)設(shè)置信息、開機(jī)后自檢程序和系統(tǒng)自啟動(dòng)程序。其主要功能是為計(jì)算機(jī)提供 最底層的、最直接的硬件設(shè)置和控制。 (3) USB： USB，是英文 Universal Serial BUS（通用串行總線）的縮寫，而其中文簡(jiǎn)稱為 “通串線，是一個(gè)外部總線標(biāo)準(zhǔn)，用于規(guī)范電腦與外部設(shè)備的連接和通訊。 (4) VHDL： VHDL的英文全寫是： VHSIC（ Very High Speed Integrated Circuit）Hardware Description 。主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。 (5) SDR：軟件無 線電，一種無線電廣播通信技術(shù)，它基于軟件定義的無線通信協(xié)議而非通過硬連線實(shí)現(xiàn)。換言之，頻帶、空中接口協(xié)議和功能可通過軟件下載和更新來升級(jí)，而不用完全更換硬件。 SDR 針對(duì)構(gòu)建多模式、多頻和多功能無線通信設(shè)備的問題提供有效而安全的解決方案。 用波形表示 D觸發(fā)器的功能。 以電平觸發(fā)為例進(jìn)行說明， D觸發(fā)器的功能描述如下：當(dāng)時(shí)鐘信號(hào)為低電平時(shí)，觸發(fā)器不工作，處于維持狀態(tài)。當(dāng)時(shí)鐘信號(hào)為高電平時(shí)， D觸發(fā)器的功能為：若 D=0，則觸發(fā)器次態(tài)為 0；若 D=1，則觸發(fā)器次態(tài)為 1。下圖以波形形式來描述 D觸發(fā)器的功能： 用傳輸門和倒向器搭一個(gè)邊沿觸發(fā)器。 用傳輸門和倒向器組成的邊沿 D觸發(fā)器如下圖： 畫狀態(tài)機(jī)，接受 5分錢的賣報(bào)機(jī)，每份報(bào)紙 5分錢。 答：取投幣信號(hào)為輸入邏輯變量，投入一枚 5分硬幣是用 A=1表示，未投入時(shí)用 A=0表示；投入一枚 2分硬幣是用 B=1表示，未投入時(shí)用 B=0表示；投入一枚 1分硬幣是用C=1表示，未投入時(shí)用 C=0表示。由于每次最多只能投入一枚硬幣，因此除了 ABC=000、ABC=00 ABC=010 和 ABC=100四種狀態(tài)為合法狀態(tài)，其它四種狀態(tài)為非法狀態(tài)。假設(shè)投入 3個(gè) 2分硬幣或者投入 4個(gè) 1分硬幣和 1個(gè) 2分硬幣后，賣報(bào)機(jī)在給出報(bào)紙的同時(shí)會(huì)找會(huì) 1個(gè) 1分硬幣。這是輸出變量有兩個(gè)，分別用 Y和 Z表示。給出報(bào)紙時(shí) Y=1，不給時(shí) Y=0；找回 1個(gè) 1分硬幣時(shí) Z=1，不找時(shí) Z=0。同時(shí)假定未投幣時(shí)賣報(bào)機(jī)的初始狀態(tài)為S0，從開始到當(dāng)前時(shí)刻共投入的硬幣面值為 1分記為 S1，為 2分時(shí)記為 S2，為 3分記為S3，為 4分時(shí)記為 S4。 由上面的分析可以畫出該狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換表，如下表所示 (方便起見，這里給出輸入變量為非法狀態(tài)時(shí)的轉(zhuǎn)換表 )： S0 ABC 000 001 010 100 S0 S0/00 S1/00 S2/00 S0/10 S1 S1/00 S2/00 S3/00 X/XX S2 S2/00 S3/00 S4/00 X/XX S3 S3/00 S4/00 S0/10 X/XX S4 S4/00 S0/10 S0/11 X/XX 狀態(tài)圖如下圖所示： xxx/xx中 xxx表示輸入信號(hào) ABC， xx表示輸出信號(hào) YZ。 硬件面試題之七 用與非門等設(shè)計(jì)全加法器。 答：設(shè)加數(shù)為 A和 B，低位進(jìn)位為 C，和為 Sum，進(jìn)位位為 Cout，則用與非門設(shè)計(jì)的全加器如下圖： 如果非門也用與非門實(shí)現(xiàn)的話，只需將與非門的兩個(gè)輸入端連接，置換到非門即可。 信號(hào)與系統(tǒng)：時(shí)域與頻域的關(guān)系。 時(shí)域與頻域的關(guān)系通過傅里葉變換給出，下面給出傅里葉變換及其逆變換的幾種可能形式： (1) 連續(xù)時(shí)間、連續(xù)頻率 傅里葉變換 (2) 連續(xù)時(shí)間、離散頻率 傅里葉級(jí)數(shù) 設(shè)代表 一個(gè)為周期為周期性連續(xù)時(shí)間函數(shù)，可展開成傅里葉級(jí)數(shù)，其傅里葉級(jí)數(shù)的系數(shù)為， 是離散頻率的非周期函數(shù)。 其中 為離散頻譜相鄰兩譜線之間的角頻率間隔， k為諧波序號(hào)。 (3) 離散時(shí)間、連續(xù)頻率 序列的傅里葉變換 這里的 是數(shù)字頻率，它和模擬角頻率 的關(guān)系為 ， T為采樣間隔。 (4) 離散時(shí)間、離散頻率 離散傅里葉變換 離散傅里葉變換是針 對(duì)有限長(zhǎng)序列或周期序列才存在的，它相當(dāng)于把序列的連續(xù)傅里葉變換加以離散化 (抽樣 )。 其中 ， 表示 有限長(zhǎng)序列的抽樣點(diǎn)數(shù)，或周期序列一個(gè)周期的抽樣點(diǎn)數(shù)。 RS232c高電平脈沖對(duì)應(yīng)的 TTL邏輯是？ 首先解釋一下什么是正邏輯和負(fù)邏輯。正邏輯：用高電平表示邏輯 1，用低電平表示邏輯 0。負(fù)邏輯：用低電平表示邏輯 1，用高電平表示邏輯 0。在數(shù)字系統(tǒng)的邏輯設(shè)計(jì)中，若采用 NPN晶體管和 NMOS管，電源電壓是正值，一般采用正邏輯。若采用的是PNP管和 PMOS管，電源電壓為負(fù)值，則采用負(fù)邏輯比較方便。除非特別說明，一般電路都是采用正邏輯。 對(duì)于 RS232C的數(shù)據(jù)線，邏輯 1(MARK)=3V～ 15V ；邏輯 0(SPACE)=+3～＋ 15V，因此對(duì)應(yīng)的 TTL邏輯為負(fù)邏輯。 VCO是什么，什么參數(shù) (壓控振蕩器 ) ? VCO即壓控振蕩器，在通信系統(tǒng)電路中，壓控振蕩器 (VCO)是其關(guān)鍵部件，特別是在鎖相環(huán)電路、時(shí)鐘恢復(fù)電路和頻率綜合器等電路中。 VCO的性能指標(biāo)主要包括：頻率調(diào)諧范圍，輸出功率， (長(zhǎng)期及短期 )頻率穩(wěn)定度，相位噪聲，頻譜純度，電調(diào)速度，推頻系數(shù)，頻率牽引等。 什么耐奎斯特定律，怎么由模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)。 答：奈奎斯特定律包括奈奎斯特低通采樣定律和奈奎斯特帶通采樣定律。 奈奎斯特低通采 樣定律：若一個(gè)連續(xù)模擬信號(hào)的最高頻率小于，則以間隔時(shí)間為的周期 性沖 激脈 沖對(duì) 其進(jìn) 行抽 樣時(shí) ，將 被這 些抽 樣值 所完 全確 定。 奈奎斯特帶通采樣定律：假設(shè)帶通信號(hào)的頻帶限制在與之間，即其頻譜最低頻率大于，最高頻率小于。信號(hào)帶寬 ，最高頻率可表示為： 式中，這時(shí)，能恢復(fù)出原帶通信號(hào)的最小抽樣頻率為 將模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)分為三個(gè)步驟：抽樣、量化和編碼。 用 D觸發(fā)器做個(gè) 4進(jìn)制的計(jì)數(shù)器。 由于是 4進(jìn)制計(jì)數(shù)器，因此只需兩個(gè) D觸發(fā)器即可，記進(jìn)位輸出為 Cout，時(shí)鐘信號(hào)為CLK，則利用 D觸發(fā)器和門電路組成的 4進(jìn)制計(jì)數(shù)器如下圖： 那種排序方法最快？ 排序沒有最快與最慢，首先介紹下內(nèi)部外部排序和外部排序。內(nèi)部排序是指待排序記錄全部存放在計(jì)算機(jī)隨機(jī)存儲(chǔ)器中進(jìn)行的排序過程；外部排序是指待排序記錄的數(shù)量很大，以致內(nèi)存一次不能容納全部記錄，在排序過程中尚需對(duì)外存進(jìn)行訪問的排序過程。 這里僅介紹內(nèi)部排序，內(nèi)部排序的方法很多，但就全面性能而言，很難說哪種方法是最好的。如果按排序過程中依據(jù)的不同原則對(duì)內(nèi)部排序方法進(jìn)行分類，則大致可以分為插入排序、交換排序、選擇排 序、歸并排序和計(jì)數(shù)排序五類。如果按排序過程中所需的計(jì)算量來區(qū)分，則可分為三類： (1) 簡(jiǎn)單的排序方法，其時(shí)間復(fù)雜度為； (2) 先進(jìn)的排序方法，其時(shí)間復(fù)雜度為 ； (3) 基數(shù)排序，其時(shí)間復(fù)雜度為。 下表給出了幾種內(nèi)部排序的時(shí)間復(fù)雜度： 排序方法 平均時(shí)間 最壞情況 輔助存儲(chǔ) 簡(jiǎn)單排序 快速排序 堆排序 歸并排序 基數(shù)排序 從平均時(shí)間性能而言，快速排序最佳，其所需的時(shí)間最省，但快速排序在最壞情況下的時(shí)間性能不如堆排序和歸并排序。而后兩者的比較結(jié)果是，在 n較大時(shí)，歸并排序所需的時(shí)間較堆排序省，但它所需的輔助存儲(chǔ)量最多。 硬件面試題之八 鎖存器、觸發(fā)器、寄存器三者的區(qū)別。 觸發(fā)器：能夠存儲(chǔ)一位二值信號(hào)的基本單元電路統(tǒng)稱為 “觸發(fā)器 ”。 鎖存器：一位觸發(fā)器只能傳送或存儲(chǔ)一位數(shù)據(jù)，而在實(shí)際工作中往往希望一次傳送或存儲(chǔ)多位數(shù)據(jù)。為此可把多個(gè)觸發(fā)器的 時(shí)鐘輸入端 CP連接起來，用一個(gè)公共的控制信號(hào)來控制，而各個(gè)數(shù)據(jù)端口仍然是各處獨(dú)立地接收數(shù)據(jù)。這樣所構(gòu)成的能一次傳送或存儲(chǔ)多位數(shù)據(jù)的電路就稱為 “鎖存器 ”。 寄存器：在實(shí)際的數(shù)字系統(tǒng)中，通常把能夠用來存儲(chǔ)一組二進(jìn)制代碼的同步時(shí)序邏輯電路稱為寄存器。由于觸發(fā)器內(nèi)有記憶功能，因此利用觸發(fā)器可以方便地構(gòu)成寄存器。由于一個(gè)觸發(fā)器能夠存儲(chǔ)一位二進(jìn)制碼，所以把 n個(gè)觸發(fā)器的時(shí)鐘端口連接起來就能構(gòu)成一個(gè)存儲(chǔ) n位二進(jìn)制碼的寄存器。 區(qū)別：從寄存數(shù)據(jù)的角度來年，寄存器和鎖存器的功能是相同的，它們的區(qū)別在于寄存器是同步時(shí)鐘控制， 而鎖存器是電位信號(hào)控制?？梢姡拇嫫骱玩i存器具有不同的應(yīng)用場(chǎng)合，取決于控制方式以及控制信號(hào)和數(shù)據(jù)信號(hào)之間的時(shí)間關(guān)系：若數(shù)據(jù)信號(hào)有效一定滯后于控制信號(hào)有效，則只能使用鎖存器；若數(shù)據(jù)信號(hào)提前于控制信號(hào)到達(dá)并且要求同步操作，則可用寄存器來存放數(shù)據(jù)。 D觸發(fā)器和 D鎖存器的區(qū)別。 D觸發(fā)器是指由時(shí)鐘邊沿觸發(fā)的存儲(chǔ)器單元，鎖存器指一個(gè)由信號(hào)而不是時(shí)鐘控制的電平敏感的設(shè)備。鎖存器通過鎖存信號(hào)控制，不鎖存數(shù)據(jù)時(shí)，輸出端的信號(hào)隨輸入信號(hào)變化，就像信號(hào)通過緩沖器一樣，一旦鎖存信號(hào)起鎖存作用，則數(shù)據(jù)被鎖住，輸入信號(hào)不起作 用。 有源濾波器和無源濾波器的原理及區(qū)別。 濾波器是一種對(duì)信號(hào)的頻率具有選擇性的電路，其功能就是使特定頻率范圍內(nèi)的信號(hào)通過，而組織其它頻率信號(hào)通過。其原理就是當(dāng)不同頻率的信號(hào)通過該電路時(shí)，具有不同的幅度衰減，通帶內(nèi)的信號(hào)衰減很小，而阻帶內(nèi)的信號(hào)衰減很大。 若濾波電路僅由無源元件 (電阻、電容、電感 )組成，則稱為無源濾波器；若濾波電路不僅由無源元件，還有有源元件 (雙極型管、單極性管、集成運(yùn)放 )組成，則稱為有源濾波器。其區(qū)別主要體現(xiàn)在以下幾個(gè)方面： (1) 有源濾波器是電子的，無源濾波器是機(jī)械的。 (2) 有源濾波器是檢測(cè)到某一設(shè)定好的諧波次數(shù)后抵消它，無源濾波器是通過電抗器與電容器的配合形成某次諧波通道吸收諧波。 (3) 采用無源濾波器因?yàn)橛须娙萜鞯脑颍钥商岣吖β室蛩?。采用有源濾波器只是消除諧波與功率因素?zé)o關(guān)。 (4) 有源濾波器造價(jià)是無源濾波器的 3倍以上，技術(shù)相對(duì)不太成熟，且維護(hù)成本高；無源濾波器造價(jià)相對(duì)較低，技術(shù)較成熟，安裝后基本免維護(hù)。 (5) 有源濾波器用于小電流，無源濾波器可用于大電流。 SRAM， DRAM以及 Flash的區(qū)別。 SRAM和 DRAM屬于 RAM的范疇，而 Flash屬于 ROM的范疇。