【文章內(nèi)容簡介】 路。用一個二選一 mux 和一個 inv 實現(xiàn)異或假設輸入信號為 A、B，輸出信號為 Y=A’B+AB’。則用一個二選一 mux和一個 inv 實現(xiàn)異或的電路如下圖所示：3給了 reg 的 Setup 和 Hold 時間，求中間組合邏輯的 Delay 范圍假設時鐘周期為Tclk ，reg 的 Setup 和 Hold 時間分別記為 Setup 和 Hold。 則有：3如何解決亞穩(wěn)態(tài) 亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài)。當 一個觸發(fā)器進入亞穩(wěn)態(tài)時，既無法預測該單元的輸出電平，也無法預測何時輸出才能穩(wěn)定在某個正確的電平上。在亞穩(wěn)態(tài)期間，觸發(fā)器輸出一些中間級電平，或 者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號通道上的各個觸發(fā)器 級聯(lián)式傳播下去。解決方法主要有：(1)降低系統(tǒng)時鐘；(2)用反應更快的 FF；(3)引入同步機制，防止亞穩(wěn)態(tài)傳播；(4)改善時鐘質(zhì)量，用邊沿變化快速的時鐘信號；(5)使用工藝好、時鐘周期裕量大的器件3集成電路前端設計流程，寫出相關的工具。 集成電路的前端設計主要是指設計 IC 過程的邏輯設計、功能仿真，而后端設計則是指設計 IC 過程中的版圖設計、制板流片。前端設計主要負責邏輯實現(xiàn)，通常是使用 verilog/VHDL 之類語言，進行行為級的描述。而后端設計，主要負責將前端的 設計變成真正的 schematicamp。layout，流片，量產(chǎn)。集成電路前端設計流程可以分為以下幾個步驟：(1)設計說明書；(2)行為級 描述及仿真；(3)RTL 級描述及仿真；(4)前端功能仿真。硬件語言輸入工具有 SUMMIT，VISUALHDL，MENTOR 和RENIOR 等；圖形輸入工具有: Composer(cadence)，Viewlogic (viewdraw)等；數(shù)字電路仿真工具有：Verolog：CADENCE、VeroligXL、SYNOPSYS、VCS、MENTOR、ModlesimVHDL：CADENCE、NCvhdl、SYNOPSYS、VSS、MENTOR、Modlesim 模擬電路仿真工具： HSpice Pspice，3是否接觸過自動布局布線,請說出一兩種工具軟件，自動布局布線需要哪些基本元素Protel99se ORcad Allegro Pads2007 powerpcb 焊盤 阻焊層 絲印層 互聯(lián)線 注意模擬和數(shù)字分區(qū)域放置 敏感元件應盡量避免噪聲干擾 信號完整性 電源去耦3描述你對集成電路工藝的認識集成電路是采用半導體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路。（一）按功能結(jié)構(gòu)分類模擬集成電路和數(shù)字集成電路（二）按制作工藝分類 厚膜集成電路和薄膜集成電路。 （三）按集成度高低分類 小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路和超大規(guī)模集成電路（四）按導電類型不同分類 雙極型集成電路和單極型集成電路。 雙極型集成電路的制作工藝復雜，功耗較大，代表集成電路有TTL、ECL、HTL、LSTTL、STTL等類型單極型集成電路的制作工藝簡單，功耗也較低，易于制成大規(guī)模集成電路，代表集成電路有CMOS、NMOS、PMOS等類型3列舉幾種集成電路典型工藝，,制造工藝：、就是指制造工藝了。制造工藝直接關系到cpu的電氣性能，、,MOS管是指柵長。3請描述一下國內(nèi)的工藝現(xiàn)狀3半導體工藝中，摻雜有哪幾種方式3描述CMOS電路中閂鎖效應產(chǎn)生的過程及最后的結(jié)果Latchup 閂鎖效應，又稱寄生PNPN效應或可控硅整流器( SCR, Silicon Controlled Rectifier )效應。在整體硅的CMOS管下，不同極性攙雜的區(qū)域間都會構(gòu)成PN結(jié)，而兩個靠近的反方向的PN結(jié)就構(gòu)成了一個雙極型的晶體三極管。因此CMOS管的下面會構(gòu)成多個三極管，這些三極管自身就可能構(gòu)成一個電路。這就是MOS管的寄生三極管效應。如果電路偶爾中出現(xiàn)了能夠使三極管開通的條件，這個寄生的電路就會極大的影響正常電路的運作，會使原本的MOS電路承受比正常工作大得多的電流，可能使電路迅速的燒毀。Latchup狀態(tài)下器件在電源與地之間形成短路，造成大電流、EOS（電過載）和器件損壞。解釋latchup現(xiàn)象和Antenna effect和其預防措施.4什么叫窄溝效應 當JFET或MESFET溝道較短，1um的情況下，這樣的器件溝道內(nèi)電場很高，載流子民飽合速度通過溝道，因而器件的工作速度得以提高，載流子漂移速度，通常用分段來描述，認為電場小于某一臨界電場時，漂移速度與近似與電場強成正比，遷移率是常數(shù)，當電場高于臨界時，速度飽和是常數(shù)。所以在短溝道中，速度是飽和的，漏極電流方程也發(fā)生了變化，這種由有況下飽和電流不是由于溝道夾斷引起的而是由于速度飽和4用波形表示 D 觸發(fā)器的功能以電平觸發(fā)為例進行說明，D 觸發(fā)器的功能描述如下：當時鐘信號為低電平 時，觸發(fā)器不工作，處于維持狀態(tài)。當時鐘信號為高電平時，D 觸發(fā)器的功能為： 若 D=0，則觸發(fā)器次態(tài)為 0；若 D=1，則觸發(fā)器次態(tài)為 1。下圖以波形形式來描 述 D 觸發(fā)器的功能：4用傳輸門和倒向器組成的邊沿 D 觸發(fā)器如下圖： 4畫狀態(tài)機，接受 5 分錢的賣報機，每份報紙 5 分錢。取投幣信號為輸入邏輯變量，投入一枚 5 分硬幣是用 A=1 表示，未投入時用 A=0 表示；投入一枚 2 分硬幣是用 B=1 表示，未投入時用 B=0 表示；投入 一枚 1 分硬幣是用 C=1 表示，未投入時用 C=0 表示。由于每次最多只能投入一 枚硬幣，因此除了 ABC=000、ABC=00 ABC=010 和 ABC=100 四種狀態(tài)為 合法狀態(tài)，其它四種狀態(tài)為非法狀態(tài)。假設投入 3 個 2 分硬幣或者投入 4 個 1 分硬幣和 1 個 2 分硬幣后，賣報機在給出報紙的同時會找會 1 個 1 分硬幣。這是 輸出變量有兩個，分別用 Y 和 Z 表示。給出報紙時 Y=1，不給時 Y=0；找回 1 個 1 分硬幣時 Z=1，不找時 Z=0。同時假定未投幣時賣報機的初始狀態(tài)為 S0， 從開始到當前時刻共投入的硬幣面值為 1 分記為 S1，為 2 分時記為 S2，為 3 分 記為 S3，為 4 分時記為 S4。由上面的分析可以畫出該狀態(tài)機的狀態(tài)轉(zhuǎn)換表，如下表所示(方便起見，這里 給出輸入變量為非法狀態(tài)時的轉(zhuǎn)換表) 狀態(tài)圖如下所示4用與非門等設計全加法器設加數(shù)為 A 和 B，低位進位為 C，和為 Sum，進位位為 Cout，則用與非門 設計的全加器如下圖如果非門也用與非門實現(xiàn)的話，只需將與非門的兩個輸入端連接，置換到非門即可4RS232c 高電平脈沖對應的 TTL 邏輯是？ 首先解釋一下什么是正邏輯和負邏輯。正邏輯：用高電平表示邏輯 1，用低電平表示邏輯 0。負邏輯：用低電平表示邏輯 1，用高電平表示邏輯 0。在數(shù)字 系統(tǒng)的邏輯設計中，若采用 NPN 晶體管和 NMOS 管，電源電壓是正值，一般采 用正邏輯。若采用的是 PNP 管和 PMOS 管，電源電壓為負值，則采用負邏輯比 較方便。除非特別說明，一般電路都是采用正邏輯 對于 RS232C 的數(shù)據(jù)線，邏輯 1(MARK)=3V～15V ；邏輯 0(SPACE)=+3～＋15V，因此對應的 TTL 邏輯為負邏輯。4VCO 是什么，什么參數(shù)(壓控振蕩器) ?VCO 即壓控振蕩器，在通信系統(tǒng)電路中，壓控振蕩器(VCO)是其關鍵部件， 特別是在鎖相環(huán)電路、時鐘恢復電路和頻率綜合器等電路中。VCO 的性能指標 主要包括：頻率調(diào)諧范圍，輸出功率，(長期及短期)頻率穩(wěn)定度，相位噪聲，頻 譜純度，電調(diào)速度，推頻系數(shù)，頻率牽引等。4什么耐奎斯特定律，怎么由模擬信號轉(zhuǎn)為數(shù)字信號4用 D 觸發(fā)器做個 4 進制的計數(shù)器由于是 4 進制計數(shù)器，因此只需兩個 D 觸發(fā)器即可，記進位輸出為 Cout， 時鐘信號為 CLK，則利用 D 觸發(fā)器和門電路組成的 4 進制計數(shù)器如下圖： 50、鎖存器、觸發(fā)器、寄存器三者的區(qū)別觸發(fā)器：能夠存儲一位二值信號的基本單元電路統(tǒng)稱為“觸發(fā)器”。鎖存器：一位觸發(fā)器只能傳送或存儲一位數(shù)據(jù)，而在實際工作中往往希望一次傳送或存儲多位數(shù)據(jù)。為此可把多個觸發(fā)器的時鐘輸入端CP 連接起來，用一個公共的控制信號來控制，而各個數(shù)據(jù)端口仍然是各處獨立地接收數(shù)據(jù)。這樣所構(gòu)成的能一次傳送或存儲多位數(shù)據(jù)的電路就稱為“鎖存器”。寄存器：在實際的數(shù)字系統(tǒng)中，通常把能夠用來存儲一組二進制代碼的同步時序邏輯電路稱為寄存器。由于觸發(fā)器內(nèi)有記憶功能，因此利用觸發(fā)器可以方便地構(gòu)成寄存器。由于一個觸發(fā)器能夠存儲一位二進制碼，所以把n 個觸發(fā)器的時鐘端口連接起來就能構(gòu)成一個存儲n 位二進制碼的寄存器。區(qū)別：從寄存數(shù)據(jù)的角度來年，寄存器和鎖存器的功能是相同的，它們的區(qū)別在于寄存器是同步時鐘控制，而鎖存器是電位信號控制?？梢姡拇嫫骱玩i存器具有不同的應用場合，取決于控制方式以及控制信號和數(shù)據(jù)信號之間的時間關系：若數(shù)據(jù)信號有效一定滯后于控制信號有效，則只能使用鎖存器；若數(shù)據(jù)信號提前于控制信號到達并且要求同步操作，則可用寄存器來存放數(shù)據(jù)5D 觸發(fā)器和 D 鎖存器的區(qū)別D 觸發(fā)器是指由時鐘邊沿觸發(fā)的存儲器