多功能數(shù)字搶答器設計說明說(編輯修改稿)
2025-05-09 02:19 本頁面
【文章內容簡介】 d 0 1 1 1 10 d d 0 1 1 1 1 10 d 0 1 1 1 1 1 10 0 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 1 由真值表可知，輸入I0～I7和輸出QA、QB、～I7輸入端中，下角標號碼越大的優(yōu)先級越高。例如，I0、III5和I7均為1 ，II4和I6為0時，輸出按優(yōu)先級較高的I6編碼，即QCQBQA = 001，而不是按優(yōu)先級較低的I1和I4編碼。此后，若I6變?yōu)?，則按I4編碼,QCQBQA=011 。若I4也變?yōu)?，輸出才按I1編碼，QCQBQA=110。輸入IS和輸出OS、OEX在容量擴展時使用。IS為工作狀態(tài)選擇端(或稱允許輸入端)，當IS=0時，編碼器工作，反之不進行編碼工作；OS為允許輸出端，當允許編碼(即IS=0)而無信號輸入時，OS為0。OEX為編碼群輸出端，當不允許編碼(即IS=1)，或者雖允許編碼(IS=0)但無信號輸入(即I0～I7均為1)時,OEX為1。換而言之，允許編碼且有信號輸入(即I0～I7中至少有一個為0)時，OEX才為0。 引出公共端符號I0I7：為輸入信號 A0,A1,A2 ：三位二進制編碼的呼出信號IE：是使能輸入端OE：是使能輸出端GS：為片優(yōu)先編碼輸出端VDD：正電源 VSS：接地 74LS148引腳功能 （a）引腳排列 (b) 邏輯符號圖35 74LS148 引腳排列及邏輯符號◆ CPU為加計數(shù)時鐘輸入端，CPD為減計數(shù)時鐘輸入端?！?LD為預置輸入控制端，異步預置。◆ CR為復位輸入端，高電平有效，異步清除?！?CO為進位輸出：1001狀態(tài)后負脈沖輸出，◆ BO為借位輸出：0000狀態(tài)后負脈沖輸出。 74LS192功能表表32 74LS192功能表第4章 整機電路的組成 圖41 搶答電路（１）搶答器的主體電路設計搶答電路的功能有兩個：一是能分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，供譯碼顯示電路用；二是要使其他選手的按鍵操作無效。選用優(yōu)先編碼器74148和DFF鎖存器可以完成上述功能，其電路組成如圖所示。其工作原理是：當主持人控制開關處于“清除”位置時，RS觸發(fā)器的端為低電平，輸出端（4Q~1Q）全部為低電平。于是74LS48的 =0，顯示器滅燈；74148的選通輸入端 =0，74LS148處于工作狀態(tài)，此時鎖存電路不工作。當主持人開關撥到“開始”位置時，優(yōu)先編碼電路和鎖存電路同時處于工作狀態(tài)，即搶答器處于等待工作狀態(tài)，等待輸入端 7... 0輸入信號，當有選手將鍵按下時(如按下S5)，74LSl48的輸出=010， =0，經(jīng)RS鎖存器后，CTR=l， =1，74LS279處于工作狀態(tài)，4Q3Q2Q=101，經(jīng)74LS48譯碼后，顯示器顯示出“5”。此外，CTR=1，使74l48的端為高電平，74LSl48處于禁止工作狀態(tài)，封鎖了其它按鍵的輸入。當按下的鍵松開后，74LSl48的為高電平，但由于CTR維持高電平不變，所以74LSl48仍處于禁止工作狀態(tài)，其它按鍵的輸入信號不會被接收。這就保證了搶答者的優(yōu)先性以及搶答電路的準確性。當優(yōu)先搶答者回答完問題后，由主持人操作控制開關S，使搶答電路復位，以便進行下一輪搶答。 定時電路 圖42 定時電路（2）定時電路設計原理及設計：該部分主要
公司管理相關推薦
鄂ICP備17016276號-1