ic設(shè)計(jì)流程之實(shí)現(xiàn)篇——全定制設(shè)計(jì)(編輯修改稿)
2025-05-04 05:56 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 工具spicevison有此功能，但是否能導(dǎo)入Virtuoso或CD中者不得而知，spicevison這個(gè)工具的用處在于晶體管級(jí)的調(diào)試（對(duì)照網(wǎng)表和電路圖），不在于其生成的電路圖的通用性。圖23. 產(chǎn)生子電路或電路單元符號(hào)在有層次結(jié)構(gòu)（hierarchical）的電路中，使用用戶自定義的電路圖符號(hào)來(lái)代替整個(gè)子電路塊，有利于減少重復(fù)繪制這些頻繁出現(xiàn)的子電路塊，使整個(gè)頂層的電路整潔而有序，避免出現(xiàn)一個(gè)一大片的扁平（flatten）的電路圖。如反相器INV，NOR和NADN等，在設(shè)計(jì)中一般都使用自定義的電路符號(hào)代替，這也是代工廠提供PDK中常用的一個(gè)手法。4. 電路仿真這一步將調(diào)用電路仿真器，如HSPICE、SPECTRE、ELDO等來(lái)實(shí)現(xiàn)電路的仿真，用以驗(yàn)證電路的各項(xiàng)電性指標(biāo)是否符合規(guī)格說明書。在集成設(shè)計(jì)環(huán)境中用戶可以通過配置自由地選擇使用這些仿真器，如在Virtuoso ADE（Analog Design Environment），可以方便地使用HSPICE來(lái)仿真，當(dāng)然前提是生成HSPICE格式的網(wǎng)表。在圖1中有一個(gè)迭代循環(huán)的箭頭，說明這一步可能需要迭代，若仿真的結(jié)果不滿足規(guī)格說明書，需要調(diào)整電路圖，然后再做仿真。這一步由于沒有寄生參數(shù)加入網(wǎng)表，通常叫做版圖前仿真（Prelayout simulation）。另外，電路仿真需要代工廠提供的元器件庫(kù)（代工廠一般以PDK包提供給客戶，里面包含各種器件的spice模型，technology file，Design rule等）5. 生成版圖版圖的生成是至關(guān)重要的一環(huán)，是連接電路設(shè)計(jì)與芯片代工廠的一個(gè)橋梁，版圖不僅反映了電路圖的連接關(guān)系和各種元器件規(guī)格，還反映了芯片的制造過程和工藝（具體將在另一篇博文中專門敘述）。由電路圖Schematic到版圖繪制一般使用集成開發(fā)環(huán)境中的Layout Editor。生成版圖有兩種途徑，一是手工繪制而成（根據(jù)具體的工藝文件technology file），另一種是自動(dòng)生成（具體可參考Virtuoso Layout，Synopsys的ICWB）。生成的文件格式為GDSII 或CIF，都是國(guó)際流行的標(biāo)準(zhǔn)格式。
6. DRC檢查DRC——
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1