基于fpga的自動測試平臺(編輯修改稿)
2025-04-21 00:10 本頁面
【文章內(nèi)容簡介】 （ADC）和多路復(fù)用器的控制都由FPGA完成。模數(shù)轉(zhuǎn)換單元原理框圖，如圖5所示：圖5模數(shù)轉(zhuǎn)換單元原理框圖邏輯控制單元設(shè)計考慮到硬件平臺化，便于電路單元修改和移植，所以選用易于修改，可重復(fù)編程等特點的現(xiàn)場可編程邏輯陣列（以下簡稱為：FPGA）為核心器件。邏輯控制單元主要功能有：物理地址配置接口、FPGA配置接口、復(fù)位與顯示接口、調(diào)理控制、采集控制、通道控制和SRAM存儲器接口等組成。邏輯控制單元原理框圖，圖6所示。圖6邏輯控制單元原理框圖現(xiàn)場可編程邏輯陣列（FPGA）通過軟件手段更新、配置器件內(nèi)部連接結(jié)構(gòu)和邏輯關(guān)系，完成既定設(shè)計功能的數(shù)字集成電路。簡化的FPGA基本由5部分組成，分為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源和底層嵌入式功能單元。各部分的功能說明如下：a）、可編程輸入/輸出單元可編程輸入/輸出單元，它們是芯片與外界電路的接口部分，完成不同電氣特性下對輸入/輸出信號的驅(qū)動與匹配需求。b）、基本可編程邏輯單元基本可編程邏輯單元是可編程邏輯單元的主體，可以根據(jù)設(shè)計靈活改變其內(nèi)部連接與配置，完成不同的邏輯功能。c）、嵌入式塊RAMFPGA內(nèi)部嵌入式可編程RAM一般可以靈活配置為單端口RAM（SDRAM）、雙端口RAM（DPRAM）、FIFO等常用存儲結(jié)構(gòu)。d）、豐富的布線資源布線資源連通FPGA內(nèi)部所有單元，連線的長度和工藝決定著信號在連線上的驅(qū)動能力和傳輸速度。e）、底層嵌入式功能單元底層嵌入式功能單元是指那些通用程度較高的嵌入式功能模塊，比如PLL（Phase Locked Loop）、DLL（Delay Locked Loop）DSP、CPU等。FPGA配置接口FPGA配置接口主要用于將FPGA配置文件下載到指定芯片上，在采集模塊設(shè)計中，設(shè)計了兩種配置接口分別為：FPGA主動方式（AS）和JTAG方式。在FPGA主動方式（AS）下，由目標FPGA來主動輸出控制和同步信號（包括配置時鐘）給Altera專用的一種串行配置芯片（EPCS1和EPCS4等），在配置芯片收到命令后，就把配置數(shù)據(jù)發(fā)到FPGA，完成配置過程。JTAG接口是一個業(yè)內(nèi)標準接口，主要用于芯片測試。Altera FPGA支持由JTAG命令配置FPGA的方式，同時還可以通過JTAG接口結(jié)合虛擬邏輯分析儀，進行在線時序觀察。物理地址配置接口物理地址配置電路主要由8位撥碼開關(guān)和10K上拉電阻兩部分組成，再與FPGA的物理地址配置I/O相連，撥碼開關(guān)的另一端（閉合引腳）接地。通過設(shè)置8位撥碼開關(guān)各位的開關(guān)狀態(tài)，可以改變與之相連的物理地址配置I/O端的電壓值，達到配置開關(guān)模塊的物理地址。當撥碼開關(guān)為斷開狀態(tài)時，同樣物理地址配置I/，此時物理地址配置為“1”；當撥碼開關(guān)為閉合狀態(tài)時，斷開引腳為被拉低到地，同樣物理地址配置I/O端電壓約為0V，此時物理地址配置為“0”。物理地址配置電路原理圖如圖7所示。
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1