20xx電子設(shè)計(jì)競(jìng)賽培訓(xùn)(第二部分)(編輯修改稿)
2025-04-18 07:15 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 對(duì)管腳進(jìn)行約束 北京中教儀裝備技術(shù)有限公司 單擊選中 雙擊查看 基于 VHDL語言的 ISE設(shè)計(jì)流程 查看或修改管腳約束文件 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 查看布局布線后的結(jié)果 ? 展開 Implement Design ? 展開 Place amp。 Route ? 鼠標(biāo)雙擊 View/Edit Routed Design(FPGA Editor)選項(xiàng)，打開布局布線器 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 查看布局布線后的結(jié)果 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 查看布局布線后的結(jié)果 連線 CLB Slice,雙擊 打開內(nèi)部 結(jié)構(gòu) 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 查看布局布線后的結(jié)果 觸發(fā)器 LUT 綠色表示連線 北京中教儀裝備技術(shù)有限公司 選中頂層文件 雙擊進(jìn)行實(shí)現(xiàn)操作 雙擊產(chǎn)生 .bit文件 基于 VHDL語言的 ISE設(shè)計(jì)流程 工程實(shí)現(xiàn)及產(chǎn)生位流文件 北京中教儀裝備技術(shù)有限公司 默認(rèn)選擇邊界掃描方式 基于 VHDL語言的 ISE設(shè)計(jì)流程 下載 bit文件 北京中教儀裝備技術(shù)有限公司 點(diǎn)擊 Finish出現(xiàn)以下窗口 彈出的窗口是為 Prom配置文件，這里不配置選擇 Cancel 基于 VHDL語言的 ISE設(shè)計(jì)流程 下載 bit文件 北京中教儀裝備技術(shù)有限公司 彈出的窗口是為芯片配置 bit文件，選擇 ，點(diǎn)擊Open 基于 VHDL語言的 ISE設(shè)計(jì)流程 下載 bit文件 北京中教儀裝備技術(shù)有限公司 采用默認(rèn)設(shè)置，點(diǎn)擊 ok 基于 VHDL語言的 ISE設(shè)計(jì)流程 下載 bit文件 北京中教儀裝備技術(shù)有限公司 右鍵 點(diǎn)擊 ok出現(xiàn)下載進(jìn)度條，下載成功后彈出： 然后進(jìn)行驗(yàn)證調(diào)試。 基于 VHDL語言的 ISE設(shè)計(jì)流程 下載 bit文件 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的生成 雙擊此處， Generate Target PROM/ACE File 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的生成 ? 出現(xiàn)下面的界面，點(diǎn)擊 ”O(jiān)K” 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的生成 出現(xiàn)該界面，點(diǎn)擊 ”NEXT”按鈕 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的生成 輸入所要生成的 PROM的名字 使用 XILINX的 PROM 點(diǎn)擊“ Next” 按鈕 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的生成 使用串行的 PROM 點(diǎn)擊” Next”按鈕 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的生成 下拉菜單選擇 xcf04s 點(diǎn)擊 ”Add” 按鈕 點(diǎn)擊 ”Next” 按鈕 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的生成 點(diǎn)擊 ”Finish” 按鈕 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的生成 點(diǎn)擊“ OK” 按鈕 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的生成 選中生成的 點(diǎn)擊“打開”按鈕 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的生成 點(diǎn)擊“ No”按鈕 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的生成 點(diǎn)擊 ”O(jiān)K” 按鈕 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的生成 點(diǎn)擊該選項(xiàng) 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的生成 生成的 .mcs文件存 在設(shè)計(jì)工程目錄下，并 且退出該窗口 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的燒寫 再次啟動(dòng) Impact燒寫工具， 然后按照前面的步驟，找到 Mcs文件，再將其燒入到 PROM中 北京中教儀裝備技術(shù)有限公司 基于 VHDL語言的 ISE設(shè)計(jì)流程 Prom文件的燒寫 點(diǎn)擊 Finish出現(xiàn)以下窗口 彈出的窗口是為 Prom配置文件，這里配置選擇 .MCS文件，并點(diǎn)擊“ Open”按鈕 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 IP核概念介紹 IP（ Intelligent Property）核是具有知識(shí)產(chǎn)權(quán)核的集成 電路芯核總稱，是經(jīng)過反復(fù)驗(yàn)證過的、具有特定功能的 宏模塊，與芯片制造工藝無關(guān)，可以移植到不同的半導(dǎo) 體工藝中。 到了 SOC階段， IP核設(shè)計(jì)已成為 ASIC電路設(shè)計(jì)公司 和 FPGA提供商的重要任務(wù)，也是其實(shí)力體現(xiàn)。對(duì)于 FPGA開發(fā)軟件，其提供的 IP核越豐富，用戶的設(shè)計(jì)就越 方便，其市場(chǎng)占用率就越高。目前， IP核已經(jīng)變成系統(tǒng) 設(shè)計(jì)的基本單元，并作為獨(dú)立設(shè)計(jì)成果被交換、轉(zhuǎn)讓和 銷售。 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 IP核概念介紹 從 IP核的提供方式上，通常將其分為軟核、硬核和固 核這 3類。 從完成 IP核所花費(fèi)的成本來講，硬核代價(jià)最大；從使 用靈活性來講，軟核的可復(fù)用使用性最高。 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 IP核概念介紹（軟核） 軟核在 EDA設(shè)計(jì)領(lǐng)域指的是綜合之前的寄存器傳輸級(jí) （ RTL）模型； 具體在 FPGA設(shè)計(jì)中指的是對(duì)電路的硬件語言描述，包 括邏輯描述、網(wǎng)表和幫助文檔等。
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1