20xx電子設(shè)計(jì)競(jìng)賽培訓(xùn)(第二部分)-展示頁(yè)
2025-03-31 07:15本頁(yè)面
【正文】 性能、功耗以及可測(cè)性進(jìn)行很方 便地優(yōu)化。 行為級(jí)綜合的輸入為系統(tǒng)的行為級(jí)描述，輸出為寄存器 傳輸級(jí)描述的數(shù)據(jù)通路。 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 創(chuàng)建一個(gè)新工程 北京中教儀裝備技術(shù)有限公司 該文件的實(shí)體名 新建文件的類型，不同的類型有著不同的功能和意義。 左圖是參數(shù)的具體設(shè)置 北京中教儀裝備技術(shù)有限公司 這里可以新建一個(gè)文件，也可以在工程屬性建立完成后在工程內(nèi)新建，我們選擇 Next 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 創(chuàng)建一個(gè)新工程 北京中教儀裝備技術(shù)有限公司 這里可以添加工程文件，也可以在工程建立后添加，我們選擇Next 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 創(chuàng)建一個(gè)新工程 北京中教儀裝備技術(shù)有限公司 給出了整個(gè)工程大致屬性 Finish 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 創(chuàng)建一個(gè)新工程 北京中教儀裝備技術(shù)有限公司 完成后在 Sources窗口中顯示工程文件夾以及工程所用芯片。 4） NGC/NGD:頂層設(shè)計(jì)使用 NGC/NGD網(wǎng)表實(shí)現(xiàn)。 下面將通過(guò)具體的設(shè)計(jì)案例來(lái)說(shuō)明這幾種設(shè)計(jì)輸入方法。 何賓 Tel： 高等教育出版社 北京中教儀裝備技術(shù)有限公司 高教社 amp。XILINX SOC競(jìng)賽培訓(xùn) 系列課程 FPGA System Design Primer 何賓 Tel： 13911127536 版權(quán)所有，禁止未經(jīng)授權(quán)的商業(yè)使用行為 北京中教儀裝備技術(shù)有限公司 北京中教儀裝備技術(shù)有限公司 設(shè)計(jì)輸入的實(shí)現(xiàn) 設(shè)計(jì)內(nèi)容 隨著 EDA技術(shù)的發(fā)展，設(shè)計(jì)輸入多采用混合設(shè)計(jì)，其 中包括： 1）基于 HDL語(yǔ)言的設(shè)計(jì)輸入； 2）基于 IP核的設(shè)計(jì)輸入； 3）基于原理圖的設(shè)計(jì)輸入； 4）基于網(wǎng)表的設(shè)計(jì)輸入方法。 北京中教儀裝備技術(shù)有限公司 ISE設(shè)計(jì)流程介紹 設(shè)計(jì)流程介紹 翻譯 映射 布局和布線 規(guī)劃 和預(yù)算 HDL RTL 仿真 綜合以創(chuàng)建網(wǎng)表 功能仿真 得到時(shí)序收斂 時(shí)序仿真 實(shí)現(xiàn) 創(chuàng)建代碼 / 原理圖 配置 FPGA 產(chǎn)生比特流文件 北京中教儀裝備技術(shù)有限公司 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 設(shè)計(jì)內(nèi)容 該設(shè)計(jì)案例完成一個(gè)基本組合邏輯電路的設(shè)計(jì)，設(shè)計(jì) 內(nèi)容包括： 1）工程的建立； 2）新文件的生成和代碼的添加； 3）設(shè)計(jì)綜合和查看綜合結(jié)果； 4）設(shè)計(jì)仿真； 5）用戶約束的添加和設(shè)計(jì)實(shí)現(xiàn)； 6）布局布線結(jié)果的查看； 7）設(shè)計(jì)下載到 FPGA芯片 8） PROM文件的生成和下載到 PROM中 北京中教儀裝備技術(shù)有限公司 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 創(chuàng)建一個(gè)新工程 1） HDL: 頂層設(shè)計(jì)使用 HDL語(yǔ)言實(shí)現(xiàn) 2） Schematic:頂層設(shè)計(jì)使用原理圖實(shí)現(xiàn) 3） EDIF:頂層設(shè)計(jì)使用電子設(shè)計(jì)交換格式 （網(wǎng)表）實(shí)現(xiàn)。 北京中教儀裝備技術(shù)有限公司 Next 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 創(chuàng)建一個(gè)新工程 在 Device Properties界面 中，選擇合適的： 1)產(chǎn)品范圍 (product category) 2)芯片的系列 (Family) 3)具體的芯片型號(hào) (Device) 4)封裝類型（ Package） 5)速度信息（ speed） 6)綜合工具（ Synthesis Tool) 7)仿真工具（ Simulator） 8)設(shè)計(jì)語(yǔ)言（ Preferred Language）。 在該窗口中右鍵 可以新建文件，添加已經(jīng)寫好的文件，添加文件并復(fù)制該文件到工程文件夾中。 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 創(chuàng)建一個(gè)新工程 北京中教儀裝備技術(shù)有限公司 端口名 端口的類型及位數(shù) Next 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 添加實(shí)體端口 北京中教儀裝備技術(shù)有限公司 給出了該文件的概要 Finish 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 添加實(shí)體端口 北京中教儀裝備技術(shù)有限公司 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 添加實(shí)體端口 北京中教儀裝備技術(shù)有限公司 雙擊 gate文件 自動(dòng)生成實(shí)體結(jié)構(gòu) 生成了結(jié)構(gòu)體框架 只需加入邏輯語(yǔ)句即可 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 自動(dòng)生成文件結(jié)構(gòu)框架 北京中教儀裝備技術(shù)有限公司 添加邏輯代碼 之后為注釋語(yǔ)句 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 添加代碼及注釋 北京中教儀裝備技術(shù)有限公司 設(shè)計(jì)中常用的四個(gè)操作： 綜合、實(shí)現(xiàn)、生成 bit文件、下載 這個(gè)圖標(biāo)指示頂層文件 選中頂層文件， Processes窗口中給出能操作的項(xiàng)目 雙擊 XST進(jìn)行綜合操作 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 北京中教儀裝備技術(shù)有限公司 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 設(shè)計(jì)綜合 行為級(jí)綜合可以自動(dòng)將系統(tǒng)直接從行為級(jí)描述綜合為 寄存器傳輸級(jí)描述。 行為級(jí)綜合工具可以讓設(shè)計(jì)者從更加接近系統(tǒng)概念模型 的角度來(lái)設(shè)計(jì)系統(tǒng)。 行為級(jí)綜合所需要完成的任務(wù)從廣義上來(lái)說(shuō)可以分為分 配、調(diào)度以及綁定。 北京中教儀裝備技術(shù)有限公司 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 設(shè)計(jì)綜合（查看綜合報(bào)告） 鼠標(biāo)雙擊，查看報(bào)告，給出了資源的使用情況 TABLE OF CONTENTS 1) Synthesis Options Summary 2) HDL Compilation 3) Design Hierarchy Analysis 4) HDL Analysis 5) HDL Synthesis 6) Advanced HDL Synthesis 7) Low Level Synthesis
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1