【文章內容簡介】 讀 /寫 未 定義單元，將得到一個不確定的隨機數(shù)。 下面介紹某些 SFR，余下的 SFR將在后 面 介紹。 第 2章 單片機硬件結構 41 第 2章 單片機硬件結構 42 第 2章 單片機硬件結構 43 1．堆棧指針 SP 指示堆棧頂部在內部 RAM塊中的位置。 堆棧結構 — 向上生長型 。單片機 復位 后， SP為 07H，使得堆棧實際上從 08H單元開始， 由于 08H～ 1FH單元分別是屬于 1～ 3組的工作寄存器區(qū)， 最好在復位 后 把SP值改置為 60H或更大的值 ，避免堆棧與工作寄存器沖突。 堆棧是為 子程序調用 和 中斷操作 而設 ， 主要 用來 保護斷點 和 現(xiàn)場 。 第 2章 單片機硬件結構 44 1．堆棧指針 SP （ 1）保護斷點。 無論是子程序調用操作還是中斷服務子程序調用，最終都要返回主程序。應預先把主程序的斷點在堆棧中保護起來，為程序正確返回做準備。 （ 2）現(xiàn)場保護。 執(zhí)行子程序或中斷服務子程序時，要用到一些寄存器單元，會破壞原有內容。要把有關寄存器單元的內容保存起來，送入堆棧，這就是所謂的“現(xiàn)場保護”。 兩種操作： 數(shù)據(jù)壓入 （ PUSH） 堆棧， 數(shù)據(jù)彈出 （ POP） 堆棧。數(shù)據(jù)壓入堆棧， SP自動加 1；數(shù)據(jù)彈出堆棧， SP自動減 1。 第 2章 單片機硬件結構 45 2．寄存器 B 為執(zhí)行乘法和除法 而 設。在不執(zhí)行乘、除法操作的情況下，可把它當作一個普通寄存器來使用。 乘法 ，兩乘數(shù)分別在 A、 B中，執(zhí)行乘法指令后，乘積在 BA中 除法 ，被除數(shù)取自 A，除數(shù)取自 B，商存放在 A中，余數(shù)存 B中。 第 2章 單片機硬件結構 46 3． AUXR寄存器 AUXR是輔助寄存器，其格式如 圖 25所示 ： 圖 25 AUXR寄存器的格式 其中 : DISALE： ALE的禁止 /允許位 。 0： ALE有效，發(fā)出脈沖； 1： ALE僅在執(zhí)行 MOVC和 MOVX類指令時有效，不訪問外部存儲器時， ALE不輸出脈沖信號 。 第 2章 單片機硬件結構 47 DISRTO： 禁止 /允許 WDT溢出時的復位輸出 。 0： WDT溢出時，在 RST引腳輸出一個高電平脈沖； 1： RST引腳僅為輸入腳。 WDIDLE： WDT在空閑模式下的禁止 /允許位。 0： WDT在空閑模式下繼續(xù)計數(shù)； 1： WDT在空閑模式下暫停計數(shù)。 第 2章 單片機硬件結構 48 4. 數(shù)據(jù)指針 DPTR0和 DPTR1 雙數(shù)據(jù)指針寄存器 ， 便于訪問 數(shù)據(jù)存儲器 。 DPTR0： AT89C51單片機 原有 的數(shù)據(jù)指針 ； DPTR1： 新增加 的數(shù)據(jù)指針。 AUXR1的 DPS位 用于 選擇 兩個數(shù)據(jù)指針 。當 DPS=0時，選用DPTR0；當 DPS=1時，選用 DPTR1。 數(shù)據(jù)指針 可作為一個 16位寄存器來用，也可作為兩個獨立的 8位寄存器 DP0H（或 DP1H）和 DP0L（或 DP1L）來用。 第 2章 單片機硬件結構 49 5. AUXR1寄存器 AUXR1是輔助寄存器，格式如 圖 26所示 ： DPS： 數(shù)據(jù)指針寄存器選擇位。 0： 選擇數(shù)據(jù)指針寄存器 DPTR0； 1： 選擇數(shù)據(jù)指針寄存器 DPTR1。 圖 26 AUXR1寄存器的格式 第 2章 單片機硬件結構 50 6. 看門狗定時器 WDT WDT包含一個 14位計數(shù)器 和 看門狗定時器復位寄存器 —— （ WDTRST）。 當 CPU由于干擾，程序陷入死循環(huán)或跑飛狀態(tài)時， WDT提供了一種使程序恢復正常運行的有效手段。 有關 WDT在抗干擾設計中的應用以及低功耗模式下運行的狀態(tài)，將在相應的章節(jié)中具體介紹。 上面介紹的特殊功能寄存器， 除了前兩個 SP和 B以外，其余的均為 AT89S51在 AT89C51基礎上 新增加的 SFR。 第 2章 單片機硬件結構 51 位地址空間 211個尋址位的位地址，位地址范圍為 00H～ FFH，其中 00H～ 7FH 這 128位處于 片內 RAM 字節(jié)地址 20H～ 2FH 單元中，如 表 25所示。其余的 83個可尋址位 分布在 特殊功能寄存器 SFR中， 見 表 26。 可被位尋址的 特殊寄存器 有 11個 ，共有位地址 88個， 5個位未用，其余 83個位的位地址離散地分布于片內數(shù)據(jù)存儲器區(qū)字節(jié)地址為 80H～ FFH的范圍內，其 最低的位地址等于其字節(jié)地址 ，且其字節(jié)地址的 末位都為 0H或 8H。 第 2章 單片機硬件結構 52 第 2章 單片機硬件結構 53 特殊功能 寄存器 位 地 址 字 節(jié)地 址 D7 D6 D5 D4 D3 D2 D1 D0 B F7H F6H F5H F4H F3H F2H F1H F0H F0H Acc E7H E6H E5H E4H E3H E2H E1H E0H E0H PSW D7H D6H D5H D4H D3H D2H D1H D0H D0H IP — — — BCH BBH BAH B9H B8H B8H P3 B7H B6H B5H B4H B3H B2H B1H B0H B0H IE AFH — — ACH ABH AAH A9H A8H A8H P2 A7H A6H A5H A4H A3H A2H A1H A0H A0H SCON 9FH 9EH 9DH 9CH 9BH 9AH 99H 98H 98H P1 97H 96H 95H 94H 93H 92H 91H 90H 90H TCON 8FH 8EH 8DH 8CH 8BH 8AH 89H 88H 88H P0 87H 86H 85H 84H 83H 82H 81H 80H 80H 表 26 SFR中的位地址分布 第 2章 單片機硬件結構 54 作為對 AT89S51存儲器結構的總結， 圖 27為 各類存儲器的結構圖。 從圖中可 清楚看出各類存儲器在存儲器空間的位置。 第 2章 單片機硬件結構 55 AT89S51的并行 I/O端口 4個雙向的 8位并行 I/O端口，分別記為 P0、 P P2和 P3，其中 輸出鎖存器 屬于 特殊功能寄存器 。端口的每一位均由輸出鎖存器、輸出驅動器和輸入緩沖器組成， 4個端口按 字節(jié)輸入 /輸出 外， 也 可 位尋址 。 P0口 P0口是一個 雙功能 的 8位并行端口， 字節(jié)地址 為 80H，位地址為 80H～ 87H。端口的各位具有完全相同但又相互獨立的電路結構， P0口 某一位的 位電路結構 如 圖 28所示 。 第 2章 單片機硬件結構 56 第 2章 單片機硬件結構 57 1．位電路結構 P0口某一位的電路包括： （ 1）一個數(shù)據(jù)輸出的鎖存器，用于數(shù)據(jù)位的鎖存。 （ 2）兩個三態(tài)的數(shù)據(jù)輸入緩沖器，分別是用于 讀鎖存器數(shù)據(jù) 的輸入緩沖器 BUF1和 讀引腳數(shù)據(jù) 的輸入緩沖器 BUF2。 （ 3）一個多路轉接開關 MUX，它的一個輸入來自鎖存器的 端，另一個輸入為地址 /數(shù)據(jù)信號的反相輸出。 MUX由“控制”信號控制，實現(xiàn)鎖存器的輸出和地址 /數(shù)據(jù)信號之間的轉接。 （ 4）數(shù)據(jù)輸出的 控制和驅動電路 ，由 兩個場效應管 （ FET）組成。 第 2章 單片機硬件結構 58 2．工作過程分析 （ 1） P0口用作地址 /數(shù)據(jù)總線 外擴存儲器或 I/O時， P0口作為單片機系統(tǒng) 復用的 地址 /數(shù)據(jù)總線使用。 當作為 地址或數(shù)據(jù)輸出 時， “控制”信號為 1，硬件自動使轉接開關 MUX打向上面，接通反相器的輸出，同時使與門處于開啟狀態(tài)。 當 輸出的地址 /數(shù)據(jù)信息為 1時，與門輸出為 1，上方的場效應管導通，下方的場效應管截止， 1；當輸出的地址 /數(shù)據(jù)信息為 0時， 上方的場效應管 截止 ，下方的場效應管 導通 ， 0。 第 2章 單片機硬件結構 59 輸出電路是 上、下兩個場效應管形成的 推拉式結構 ，大大提高了負載能力，上方的場效應管這時起到 內部上拉電阻 的作用。 當 P0口作為 數(shù)據(jù) 輸入時 ，僅從外部存儲器（或 I/O）讀入信息，對應的“控制”信號為 0， MUX接通鎖存器的 端。 由于 P0口作為地址 /數(shù)據(jù)復用方式訪問外部存儲器時， CPU自動向 P0口寫入 FFH，使下方場效應管截止，上方場效應管由于控制信號為 0也截止，從而 保證數(shù)據(jù)信息的 高阻抗 輸入 ，從外部存儲器輸入的數(shù)據(jù)信息直接由 BUF2進入內部總線。 具有 高阻抗輸入的 I/O口 應具有 高電平 、 低電平 和 高阻抗 3種狀態(tài) 的端口。因此， P0口作為地址 /數(shù)據(jù)總線使用時是一個真正的雙向端口，簡稱 雙向口 。 Q第 2章 單片機硬件結構 60 （ 2） P0口用作通用 I/O口 當 P0口不作為系統(tǒng)的地址 /數(shù)據(jù)總線使用時，此時 P0口也可作為通用的 I/O口使用。 作通用的 I/O口時，對應的“控制”信號為 0， MUX打向下面，接通鎖存器的 端，“與門”輸出為 0，上方場效應管截止，形成的 P0口輸出電路為漏極開路輸出。 P0口作輸出口 時，來自 CPU的“寫”脈沖加在 D鎖存器的 CP端，內部總線上的數(shù)據(jù)寫入 D鎖存器，并由引腳 。 Q第 2章 單片機硬件結構 61 當 D鎖存器為 1時， 端為 0，下方場效應管截止，輸出為漏極開路，此時，必須外接上拉電阻才能有高電平輸出；當 D鎖存器為 0時，下方場效應管導通， P0口輸出為低電平。 P0口作輸入口 使用時，有 兩種讀入方式 ： “讀鎖存器” 和“讀引腳” 。 當 CPU發(fā)出 “讀鎖存器” 指令時， 鎖存器的狀態(tài) 由 Q端經(jīng)上方的三態(tài)緩沖器 BUF1進入內部總線； 當 CPU發(fā)出 “讀引腳”指令