【文章內(nèi)容簡(jiǎn)介】 出標(biāo)準(zhǔn)的 BCD碼即可，硬件連接有一定的標(biāo)準(zhǔn)。 ◇軟件譯碼，用軟件來完成硬件的功能，硬件簡(jiǎn)單，連接靈活，顯示段碼完全有軟件來完成。 因此，從硬件電路的簡(jiǎn)易性來說，我們選擇軟件譯碼。 （ 3）、動(dòng)態(tài)顯示方法 以三位七段共陰數(shù)碼管為例，首先從段碼控制口輸出顯示數(shù)據(jù)的段碼 ,同時(shí)向位碼控制寄存器送數(shù)據(jù) 110,這樣由于 SL3為低電平而其它口為高電平 ,因此只有數(shù)碼管 SL3顯 示送來的段碼（數(shù)據(jù)）。延時(shí)一段時(shí)間后接著發(fā)送第二個(gè)顯示數(shù)據(jù)的段碼，同樣我們應(yīng)使 其對(duì)應(yīng)的位碼為低電平而其它的位為高電平。依次類推對(duì)各顯示器進(jìn)行掃描 ,顯示器分時(shí)輪流工作。雖然每次只有一個(gè) LED數(shù)碼管顯示 ,但由于人的視覺暫留現(xiàn)象 ,使得我們?nèi)詴?huì)感覺所有的顯示器都在同時(shí)顯示 . Δ 電路原理圖如下：（ 下圖給出了三位七段共陽(yáng)數(shù)碼管的 .，段選口作靜態(tài)顯示使用。） 四川 師范大學(xué) 成都學(xué)院?？飘厴I(yè)設(shè)計(jì) 圖 8 電路原理圖 基于以上分析，我們采用分時(shí)動(dòng)態(tài)顯示和軟件 譯碼 方式。 顯示程序采用單片機(jī)進(jìn)行編程，這里我們用 三位七段共陽(yáng)數(shù)碼管 來顯示。 （ 4） 、 物理 電路搭建 將三只 LED的段碼接口（ a,b,c,d,e,f,g,dp）并接在 芯片 . .RD 口上。位碼接口接在 RE 口（控制口）上（如上圖所示）。各只 LED 發(fā)光二極管均有限流電阻，這是對(duì)單片機(jī)的端口引腳內(nèi)部電路和發(fā)光二極管起保護(hù)驅(qū)動(dòng)、延時(shí)。 （ 5）、部分顯示程序代碼 通過單片機(jī) PIC16F87X 的 E 口（ PORTE）來控制 LED 動(dòng)態(tài)顯示的順序，這里先顯示百位，然后顯示十位，最后顯示個(gè)位： MOVLW 0X04 。選擇最高位 LED MOVWF PORTE MOVF DATA_HUN,W 。顯示百位數(shù)據(jù) CALL READ MOVWF PORTD MOVLW 0X02 。選擇中間位 LED MOVWF PORTE MOVF DATA_DEC,W 。顯示十位數(shù)據(jù) CALL READ MOVWF PORTD MOVLW 0X01 。選擇最低位 LED MOVWF PORTE MOVF DATA_ENT,W 。顯示個(gè)位數(shù)據(jù) CALL READ MOVWF PORTD 把十進(jìn)制送顯示時(shí)，顯示 09分別由： 四川 師范大學(xué) 成都學(xué)院?？飘厴I(yè)設(shè)計(jì) 0XC0,0XEF9,0XA4,0XB0,0X99,0X92,0X82,0XF8,0X80,0X90,0X86 表示。 6．系統(tǒng)調(diào)試 （ 1）、電路故障的檢查 ○ 1 ：檢查電路的連接 將每個(gè)部分按原理圖相連接。在接好連線后，首先必須對(duì)照電路 圖仔細(xì)檢查電路連線，如各晶體管或集成的引腳是否插對(duì)了，是否有漏線和錯(cuò)線，特別要檢查電源與地線是否有短路現(xiàn)象。 ○ 2 ：通電檢查 直接檢查：在上述檢查無誤后，要先調(diào)好所需要的電源電壓，然后才能給電路通電，觀察電路是否發(fā)熱、冒煙等異?，F(xiàn)象。如果有，應(yīng)立即關(guān)掉電源，待排除故障后，才可重新通電。 靜態(tài)測(cè)試：先不加入信號(hào)，用萬用表測(cè)量電路的 Vcc 與地間的電壓，測(cè)量晶體管的靜態(tài)工作點(diǎn)是否符合要求。 采用動(dòng)態(tài)逐級(jí)跟蹤法檢查：在輸入端加入一個(gè)有規(guī)律的信號(hào)，按 信號(hào)流程用示波器依次觀測(cè)各級(jí)波形是否符合要求。對(duì)與脈沖數(shù)字電路，還可以用發(fā)光二級(jí)管來逐級(jí)顯示低頻階躍信號(hào)是否符合動(dòng)態(tài)邏輯關(guān)系。采用替換法檢查 ,可通過更換同型號(hào)元器件來發(fā)現(xiàn)器件故障。 （ 2） 、 結(jié)果及討論 在實(shí)驗(yàn)板上演示的結(jié)果表明，基本完成了所提出的各項(xiàng)要求。 ○ 1 ： key 的值在 00000001 到 10000000 之間時(shí) ： 對(duì)應(yīng)的燈會(huì)亮 ，并且能 隨之變化 ,而數(shù)碼管也會(huì)隨不同的信號(hào)輸出不同的結(jié)果 。 ○ 2 ： 當(dāng)出現(xiàn)了不在指定的范圍的數(shù)據(jù)時(shí) ,不會(huì)顯示結(jié)果出來 .指示燈 不亮 ,數(shù)碼管上沒有數(shù)據(jù)值 . ○ 3 ： 該頻率計(jì)的范圍在 100Hz到 156MHz。 ○ 4 ： 各個(gè)模塊的顯示基本上比較清晰 ,說明了 EDA和單片機(jī)編程是很有用的 . 但是也存在值得討論的一些問題 （ 3） 、問題分析 ○ 1 ： 在進(jìn)行設(shè)計(jì)時(shí)，最主要的是先設(shè)計(jì)理清時(shí)序。在單個(gè)實(shí)現(xiàn)各個(gè)模塊功能時(shí)比較簡(jiǎn)單。但將各個(gè)功能模塊綜合在一起之后就需要理清它們的時(shí)序，才能夠共用數(shù)據(jù)總線，使 四川 師范大學(xué) 成都學(xué)院?？飘厴I(yè)設(shè)計(jì) 其互不干擾地工作。 ○ 2 ： 有的程序可能在仿真 時(shí)時(shí)序是完全正確的，而將程序下載到板子上之后卻發(fā)現(xiàn)不對(duì)。這主要是由于各個(gè)功能實(shí)現(xiàn)時(shí)會(huì)有時(shí)延，這在仿真時(shí)是反映不出來的。因此編程時(shí)要注意在選中某個(gè)片子之前，要先將計(jì)算出的數(shù)據(jù)信號(hào)先放到數(shù)據(jù)總線上。 ○ 3 ： 在目前所實(shí)現(xiàn) 數(shù)字頻率計(jì) 等功能。當(dāng)然，這都是要在你所選用的邏輯器件的資源夠用的基礎(chǔ)上來完成，或者用仿真來驗(yàn)證自己的設(shè)計(jì)。 四 、 總結(jié)及設(shè)計(jì)通用性 本文提供了一種簡(jiǎn)單可行的數(shù)字頻率計(jì)的設(shè)計(jì)方案，采用自頂向下和自下向上相結(jié)合的方法進(jìn)行設(shè)計(jì)，用 VHDL語言輸入， MAX+PLUS 用 和 Synplify 分別進(jìn)行仿真、綜合。在設(shè)計(jì)最后，針對(duì)器件進(jìn)行了再一次的優(yōu)化，縮短了設(shè)計(jì)的周期，提高了系統(tǒng)性能，而且大大的提高了芯片資源的利用率。 本設(shè)計(jì)具有一定的通用性，它的邏輯大部分只涉及到編、解碼器本身，以及分頻等；而它的外部電路的接口十分簡(jiǎn)單。它的設(shè)計(jì)是十分具有獨(dú)立性的。另外，由于選用器件資源比較豐富，故對(duì)其進(jìn)行功能添加也十分方便，只需要添加電路設(shè)計(jì)而不必對(duì)原有電路進(jìn)行修改。 五、結(jié) 束 語 為期三個(gè)月的畢業(yè)設(shè)計(jì)即將完成，我的大學(xué)生活也將畫上一個(gè)圓滿的句號(hào)，在做設(shè)計(jì)的這一段難忘的日子里，我學(xué)習(xí)到了很多東西。這次畢業(yè)設(shè)計(jì)使我在大學(xué)所學(xué)到的知識(shí)進(jìn)行了升華，同時(shí)也提高了我的專業(yè)能力和實(shí)踐動(dòng)手能力，第一次比較全面的接觸到一個(gè)產(chǎn)品從理論設(shè)計(jì)到實(shí)物實(shí)現(xiàn)的全過程，從中學(xué)到了很多書本上學(xué)不到的東西。這次畢業(yè)設(shè)計(jì)，使我覺學(xué)有所用，它讓我對(duì)未來充滿了希望和信心。 六、致謝 在這次畢業(yè)設(shè)計(jì)中我們得到了很多方面的幫助，非常感謝林信元老師、簡(jiǎn)磊老師等對(duì)我們的在理論和實(shí)踐上的大力幫助，也非常感謝學(xué)校給我們提供的優(yōu)越的設(shè)計(jì) 環(huán)境 ,設(shè)計(jì)中難免還有些不完善的地方 ,歡迎讀者提出寶貴的意見。 四川 師范大學(xué) 成都學(xué)院?？飘厴I(yè)設(shè)計(jì) 七 、 附錄 （一）、 數(shù)控分頻程序： 程序一、按鈕選擇： library ieee。 use 。 entity keyncode is port (key:in std_logic_vector(7 downto 0)。 q: out integer range 0 to 7。 spken:out std_logic)。 end。 architecture a of keyncode is begin process(key) begin case key is when 10000000= q=0。 spken=39。139。 when 01000000= q=7。 spken=39。139。 when 00100000= q=6。 spken=39。139。 when 00010000= q=5。 spken=39。139。 when 00001000= q=4。 spken=39。139。 when 00000100= q=3。 spken=39。139。 when 00000010= q=2。 spken=39。139。 when 00000001= q=1。 spken=39。139。 when others= q=0。 spken=39。039。 end case。 end process。 四川 師范大學(xué) 成都學(xué)院?？飘厴I(yè)設(shè)計(jì) end a。 程序二分頻： LIST P=16F877 INCLUDE 。所使用的變量 library ieee。 use 。 use 。 entity mf is port (clk,spken:in std_logic。 q:in integer range 0 to 7。 spk :out std_logic)。 end。 architecture aa of mf is signal fullspks :std_logic。 sig