arm硬件平臺設計ppt課件(編輯修改稿)
2025-02-08 09:00 本頁面
【文章內(nèi)容簡介】 測試協(xié)議，主要用于芯片內(nèi)部測試及對系統(tǒng)進行仿真、調(diào)試。 目前大多數(shù)比較復雜的器件都支持 JTAG協(xié)議，如 ARM、 DSP、 FPGA器件等。 標準的 JTAG接口是 4線： TMS、 TCK、 TDI、 TDO，分別為測試模式選擇、 測試時鐘、測試數(shù)據(jù)輸入和測試數(shù)據(jù)輸出。 JTAG測試允許多個器件通過 JTAG接口串聯(lián)在一起，形成一個 JTAG鏈，能 實現(xiàn)對各個器件分別測試。 JTAG接口還常用于實現(xiàn) ISP（ InSystem Programmable在系統(tǒng)編程）功能，如對 FLASH器件進行編程等。 通過 JTAG接口，可對芯片內(nèi)部的所有部件進行訪問，因而是開發(fā)調(diào)試 嵌入式系統(tǒng)的一種簡潔高效的手段。目前 JTAG接口的連接有兩種標準， 即 14針接口和 20針接口。 JTAG調(diào)試接口電路 14針接口及定義 最小系統(tǒng)的設計 JTAG調(diào)試接口電路 20針接口及定義 最小系統(tǒng)的設計 JTAG接口電路設計－接口電路 最小系統(tǒng)的設計 必須接上拉 20針 JTAG接口 SDRAM接口電路設計－ SDRAM簡介 ? 與 Flash存儲器相比較， SDRAM不具有掉電保持數(shù)據(jù)的特性，但其存取速度大大高于 Flash存儲器，且具有讀 /寫的屬性，因此， SDRAM在系統(tǒng)中主要用作程序的運行空間，數(shù)據(jù)及堆棧區(qū)。 ? 當系統(tǒng)啟動時， CPU首先從復位地址 0x0處讀取啟動代碼，在完成系統(tǒng)的初始化后，程序代碼一般應調(diào)入 SDRAM中運行，以提高系統(tǒng)的運行速度，同時，系統(tǒng)及用戶堆棧、運行數(shù)據(jù)也都放在 SDRAM中。 ? SDRAM具有單位空間存儲容量大和價格便宜的優(yōu)點，已廣泛應用在各種嵌入式系統(tǒng)中。 SDRAM的存儲單元可以理解為一個電容，總是傾向于放電，為避免數(shù)據(jù)丟失，必須定時刷新（充電）。因此，要在系統(tǒng)中使用 SDRAM，就要求微處理器具有刷新控制邏輯，或在系統(tǒng)中另外加入刷新控制邏輯電路。 S3C2410X在片內(nèi)具有獨立的 SDRAM刷新控制邏輯，可方便地與 SDRAM接口。 最小系統(tǒng)的設計 SDRAM接口電路設計－ SDRAM選型 目前常用的 SDRAM為 8位 /16位的數(shù)據(jù)寬度，工作電壓一般為 。主要的生產(chǎn)廠商為 HYUNDAI、 Winbond等。他們生產(chǎn)的同型器件一般具有相同的電氣特性和封裝形式，可通用。 ? 本系統(tǒng)中使用 Winbond的 57V561620或 W982516。 ? 57V561620存儲容量為 4組 4M字節(jié)，工作電壓為 ，常見封裝為 54腳 TSOP，兼容 LVTTL接口，支持自動刷新（ AutoRefresh）和自刷新（ SelfRefresh）， 16位數(shù)據(jù)寬度。 最小系統(tǒng)的設計 SDRAM接口電路設計－ 57V561620引腳分布 最小系統(tǒng)的設計 最小系統(tǒng)的設計 SDRAM接口電路設計－ 57V561620引腳信號描述 SDRAM接口電路設計－ SDRAM接口電路 最小系統(tǒng)的設計 FLASH接口電路設計－ FLASH簡介 ? Flash存儲器是一種可在系統(tǒng)（ InSystem）進行電擦寫，掉電后信息不丟失的存儲器。 ? 它具有低功耗、大容量、擦寫速度快、可整片或分扇區(qū)在系統(tǒng)編程（燒寫）、擦除等特點，并且可由內(nèi)部嵌入的算法完成對芯片的操作，因而在各種嵌入式系統(tǒng)中得到了廣泛的應用。 ? 作為一種非易失性存儲器， Flash在系統(tǒng)中通常用于存放程序代碼、常量表以及一些在系統(tǒng)掉電后需要保存的用戶數(shù)據(jù)等。 最小系統(tǒng)的設計 FLASH接口電路設計－ FLASH選型 ? 常用的 Flash為 8位或 16位的數(shù)據(jù)寬度，編程電壓為單 。
教學課件相關(guān)推薦
鄂ICP備17016276號-1