硬件介紹ppt課件(編輯修改稿)
2025-02-11 06:00 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 6宏單元 宏單元內(nèi)部結(jié)構(gòu) 乘積項(xiàng)邏輯陣列 乘積項(xiàng)選擇矩陣 可編程 觸發(fā)器 擴(kuò)展乘積項(xiàng) 可編程連線陣列 PIA I/O控制塊 FPGA結(jié)構(gòu)原理圖 三個(gè)部分組成： ? 可編程邏輯塊（ LAB） ? 可編程輸入輸出模塊（ IOB） ? 可編程內(nèi)部連線（ PIC） IOB LAB包含多個(gè)邏輯單元（ LE） PIC Each LAB consists of the fo 16 LEs ， LAB control signals， LE carry chains Register chains， Local interconnect LE（ logic element） 內(nèi)部結(jié)構(gòu) 查找表的基本原理 N個(gè)輸入的邏輯函數(shù)需要 2的 N次方的容量的 SRAM來(lái)實(shí)現(xiàn)，一般多個(gè)輸入的查找表采用多個(gè)邏輯塊級(jí)連 的方式 查找表的基本原理 N個(gè)輸入的邏輯函數(shù)需要 2的 N次方的容量的SRAM來(lái)實(shí)現(xiàn)，一般多于輸入的查找表采用多個(gè)邏輯塊 級(jí)連 的方式 查找表 與門 查找表 與門 查找表 與門 d[3:0] d[7:4] d[11:8] FPGA的可編程互連線 ? FPGA的可編程互連線較多采用 反熔絲 的多路開(kāi)關(guān)類型：編程方式是一次性的反熔絲和采用多路開(kāi)關(guān)實(shí)現(xiàn)邏輯。 A B Field Oxide Diffusion Polysilicon PLICE Dielectric 編程后的邏輯連接示例 A B AB+AB 可編程的 I/O單元 ? 能兼容 TTL和 CMOS多種接口和電壓標(biāo)準(zhǔn) ? 可配置為輸入、輸出、雙向、集電極開(kāi)路和三態(tài)等形式 ? 能提供適當(dāng)?shù)尿?qū)動(dòng)電流 ? 降低功耗，防止過(guò)沖和減少電源噪聲 ? 支持多種接口電壓（降低功耗） ? ～ ,5V ? , ? ,internal ,I/ ? ,internal ,I/O， an
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1