硬件介紹ppt課件(編輯修改稿)
2025-02-11 06:00 本頁面
【文章內(nèi)容簡介】 6宏單元 宏單元內(nèi)部結(jié)構(gòu) 乘積項邏輯陣列 乘積項選擇矩陣 可編程 觸發(fā)器 擴展乘積項 可編程連線陣列 PIA I/O控制塊 FPGA結(jié)構(gòu)原理圖 三個部分組成： ? 可編程邏輯塊（ LAB） ? 可編程輸入輸出模塊（ IOB） ? 可編程內(nèi)部連線（ PIC） IOB LAB包含多個邏輯單元（ LE） PIC Each LAB consists of the fo 16 LEs ， LAB control signals， LE carry chains Register chains， Local interconnect LE（ logic element） 內(nèi)部結(jié)構(gòu) 查找表的基本原理 N個輸入的邏輯函數(shù)需要 2的 N次方的容量的 SRAM來實現(xiàn)，一般多個輸入的查找表采用多個邏輯塊級連 的方式 查找表的基本原理 N個輸入的邏輯函數(shù)需要 2的 N次方的容量的SRAM來實現(xiàn)，一般多于輸入的查找表采用多個邏輯塊 級連 的方式 查找表 與門 查找表 與門 查找表 與門 d[3:0] d[7:4] d[11:8] FPGA的可編程互連線 ? FPGA的可編程互連線較多采用 反熔絲 的多路開關(guān)類型：編程方式是一次性的反熔絲和采用多路開關(guān)實現(xiàn)邏輯。 A B Field Oxide Diffusion Polysilicon PLICE Dielectric 編程后的邏輯連接示例 A B AB+AB 可編程的 I/O單元 ? 能兼容 TTL和 CMOS多種接口和電壓標準 ? 可配置為輸入、輸出、雙向、集電極開路和三態(tài)等形式 ? 能提供適當?shù)尿?qū)動電流 ? 降低功耗，防止過沖和減少電源噪聲 ? 支持多種接口電壓（降低功耗） ? ～ ,5V ? , ? ,internal ,I/ ? ,internal ,I/O， an
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1