arm硬件平臺(tái)設(shè)計(jì)ppt課件(編輯修改稿)
2025-02-02 12:59 本頁面
【文章內(nèi)容簡介】 36 電源電路 考慮的因素 最小系統(tǒng)的設(shè)計(jì) 1. 輸入的電壓范圍、電流； 2. 輸出的電壓、最大電流、最大功率； 3. 輸出紋波大?。? 4. 安全因素； 5. 電池兼容和電磁干擾； 6. 體積要求； 7. 成本要求。 37 電源電路 需求分析 最小系統(tǒng)的設(shè)計(jì) 一般是多電源系統(tǒng)， I/O一般為 ，內(nèi)核為 （ S3C44B0）、 （ S3C2410）或（ PXA255）供電，有可能還包含 5V或 12V等電源； 一般將數(shù)字電源和模擬電源分別供電； 要求電源紋波比較小； 38 電源電路 芯片選型 最小系統(tǒng)的設(shè)計(jì) 有很多廠家均生產(chǎn) LDO DCDC轉(zhuǎn)換芯片，如Maxim、 Linear、 Sipex 、 TI、 Microchip等； 轉(zhuǎn)換到 5V的芯片有 UA780 TL750L0LTC342 REG11175等； 轉(zhuǎn)換到 LT1083（ ）、 LT1084 （ 5A） 、 LT1085 （ 3A）、 LT1086（ ）， ； 39 電源電路 參考電路 最小系統(tǒng)的設(shè)計(jì) S3C2410X供電電路 40 電源電路 參考電路 最小系統(tǒng)的設(shè)計(jì) 微處理器核供電電路 41 時(shí)鐘電路 最小系統(tǒng)的設(shè)計(jì) 時(shí)鐘電路用于向 CPU及其它電路提供工作時(shí)鐘，在該系統(tǒng)中，S3C2410X使用無源晶振，晶振的接法如下圖所示 主時(shí)鐘電路 RTC時(shí)鐘電路 主時(shí)鐘及 USB時(shí)鐘濾波 42 時(shí)鐘電路 最小系統(tǒng)的設(shè)計(jì) 根據(jù) S3C2410X的最高工作頻率以及 PLL電路的工作方式，選擇 12MHz的無源晶振。 12MHz的晶振頻率經(jīng)過 S3C2410X片內(nèi)的 PLL電路倍頻后，可達(dá)到 。 片內(nèi)的 PLL電路兼有頻率放大和信號(hào)提純的功能，因此，系統(tǒng)可以以較低的外部時(shí)鐘信號(hào)獲得較高的工作頻率，以降低因高速開關(guān)時(shí)鐘所造成的高頻噪聲。 43 復(fù)位電路 最小系統(tǒng)的設(shè)計(jì) ?由 RC電路及施密特觸發(fā)器組成： 44 JTAG調(diào)試接口電路 最小系統(tǒng)的設(shè)計(jì) JTAG(Joint Test Action Group，聯(lián)合測試行動(dòng)小組 )是一種國際標(biāo)準(zhǔn) 測試協(xié)議，主要用于芯片內(nèi)部測試及對(duì)系統(tǒng)進(jìn)行仿真、調(diào)試。 目前大多數(shù)比較復(fù)雜的器件都支持 JTAG協(xié)議，如 ARM、 DSP、 FPGA器件等。 標(biāo)準(zhǔn)的 JTAG接口是 4線： TMS、 TCK、 TDI、 TDO，分別為測試模式選擇、 測試時(shí)鐘、測試數(shù)據(jù)輸入和測試數(shù)據(jù)輸出。 JTAG測試允許多個(gè)器件通過 JTAG接口串聯(lián)在一起，形成一個(gè) JTAG鏈，能 實(shí)現(xiàn)對(duì)各個(gè)器件分別測試。 JTAG接口還常用于實(shí)現(xiàn) ISP（ InSystem Programmable在系統(tǒng)編程）功能，如對(duì) FLASH器件進(jìn)行編程等。 通過 JTAG接口，可對(duì)芯片內(nèi)部的所有部件進(jìn)行訪問，因而是開發(fā)調(diào)試 嵌入式系統(tǒng)的一種簡潔高效的手段。目前 JTAG接口的連接有兩種標(biāo)準(zhǔn)， 即 14針接口和 20針接口。 45 JTAG調(diào)試接口電路 14針接口及定義 最小系統(tǒng)的設(shè)計(jì) 46 JTAG調(diào)試接口電路 20針接口及定義
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1