大規(guī)模集成電路試卷(2005)a(編輯修改稿)
2025-02-04 21:01 本頁面
【文章內(nèi)容簡介】 元件例化語句由兩部分組成，前一部分 第二部分 。 關(guān)鍵路徑優(yōu)化法的主要目的是減少從輸入到輸出經(jīng)過的延時最 路徑的時延 。 任何的組合電路，可以用 電路實現(xiàn)；任何的時序電路都可由 電路加上 構(gòu)成。 1０、 關(guān)系操作的結(jié)果為 數(shù)據(jù)類型；邏輯操作可以使用 數(shù)據(jù)類型。 二 簡答題（ 30 分，每小題 5 分） 1 可編程芯片的可編程體現(xiàn)在哪幾個方面？ 2 談一談你對 IP 核的認(rèn)識。 3 邏輯單元 LE 包括哪幾個部分？ 4 什么是固有延時？什么是 傳輸 延時？ 5 利用 LUT 如何實現(xiàn)一個四輸入函數(shù)。
試題試卷相關(guān)推薦
鄂ICP備17016276號-1