【文章內(nèi)容簡(jiǎn)介】 以讀或?qū)懀荒苡幸粋€(gè)驅(qū)動(dòng)源 IN O U T 雙向，可以通過(guò)該端口讀入或?qū)懗鲂畔? 圖 端口模式符號(hào)圖 IN O U T B U F F ER I N O U T 【 例－ RS觸發(fā)器 】 LIBRARY IEEE； USE ； ENTITY RSCFQ IS PORT(R， S， CLK： IN STD_LOGIC； Q， QB： BUFFER STD_LOGIC)； END RSCFQ； ARCHITECTURE ART OF RSCFQ IS SIGNAL Q_S， QB_S： STD_LOGIC； BEGIN PROCESS(CLK， R， S) BEGIN IF (CLK39。EVENT AND CLK=?1?)THEN IF(S=?1? AND R=?0?) THEN Q_S=?0?； QB_S=?1?； ELSIF (S=?0? AND R=?1?) THEN Q_S=?1?； QB_S=?0?； ELSIF (S=?0? AND R=?0?) THEN Q_S=Q_S； QB_S=QB_S； END IF； END IF ； Q=Q_S； QB=QB_S； END PROCESS； END ART； 結(jié)構(gòu)體 (ARCHITECTURE) 結(jié)構(gòu)體是用于 描述設(shè)計(jì)實(shí)體的內(nèi)部結(jié)構(gòu)以及實(shí)體端口間的邏輯關(guān)系。 結(jié)構(gòu)體內(nèi)部構(gòu)造的描述層次和描述內(nèi)容一般可以用圖 。一般地，一個(gè)完整的結(jié)構(gòu)體由兩個(gè)基本層次組成： ● 對(duì)數(shù)據(jù)類型、常數(shù)、信號(hào)、子程序和元件等元素的說(shuō)明部分。 ● 描述實(shí)體邏輯行為的，以各種不同的描述風(fēng)格表達(dá)的功能描述語(yǔ)句。 圖 結(jié)構(gòu)體構(gòu)造圖 進(jìn)程語(yǔ)句塊語(yǔ)句體結(jié)構(gòu)明說(shuō)體構(gòu)結(jié)述能描功體構(gòu)結(jié)元件例化語(yǔ)句子程序調(diào)用語(yǔ)句信號(hào)賦值語(yǔ)句常數(shù)說(shuō)明數(shù)據(jù)類型說(shuō)明信號(hào)說(shuō)明例化元件說(shuō)明子程序說(shuō)明 結(jié)構(gòu)體將具體實(shí)現(xiàn)一個(gè)實(shí)體。每個(gè)實(shí)體可以有多個(gè)結(jié)構(gòu)體，每個(gè)結(jié)構(gòu)體對(duì)應(yīng)著實(shí)體不同結(jié)構(gòu)和算法實(shí)現(xiàn)方案，其間的各個(gè)結(jié)構(gòu)體的地位是同等的，它們完整地實(shí)現(xiàn)了實(shí)體的行為，但同一結(jié)構(gòu)體不能為不同的實(shí)體所擁有。結(jié)構(gòu)體不能單獨(dú)存在，它必須有一個(gè)界面說(shuō)明，即一個(gè)實(shí)體。 對(duì)于具有多個(gè)結(jié)構(gòu)體的實(shí)體，必須用 CONFIGURATION配置語(yǔ)句指明用于綜合的結(jié)構(gòu)體和用于仿真的結(jié)構(gòu)體，即在綜合后的可映射于硬件電路的設(shè)計(jì)實(shí)體中，一個(gè)實(shí)體只對(duì)應(yīng)一個(gè)結(jié)構(gòu)體。 在電路中，如果實(shí)體代表一個(gè)器件符號(hào)，則結(jié)構(gòu)體描述了這個(gè)符號(hào)的內(nèi)部行為。當(dāng)把這個(gè)符號(hào)例化成一個(gè)實(shí)際的器件安裝到電路上時(shí)，則需配置語(yǔ)句為這個(gè)例化的器件指定一個(gè)結(jié)構(gòu)體 (即指定一種實(shí)現(xiàn)方案 )，或由編譯器自動(dòng)選一個(gè)結(jié)構(gòu)體。 1. 結(jié)構(gòu)體的一般語(yǔ)句格式 結(jié)構(gòu)體的語(yǔ)句格式如下： ARCHITECTURE 結(jié)構(gòu)體名 OF 實(shí)體名 IS [說(shuō)明語(yǔ)句 ] BEGIN [功能描述語(yǔ)句 ] END ARCHITECTURE 結(jié)構(gòu)體名； 其中，實(shí)體名必須是所在設(shè)計(jì)實(shí)體的名字，而結(jié)構(gòu)體名可以由設(shè)計(jì)者自己選擇，但當(dāng)一個(gè)實(shí)體具有多個(gè)結(jié)構(gòu)體時(shí)，結(jié)構(gòu)體的取名不可重復(fù)。 2．結(jié)構(gòu)體說(shuō)明語(yǔ)句 結(jié)構(gòu)體中的說(shuō)明語(yǔ)句是對(duì)結(jié)構(gòu)體的功能描述語(yǔ)句中將要用到的信號(hào) (SIGNAL)、數(shù)據(jù)類型 (TYPE)、常數(shù) (CONSTANT)、元件 (COMPONENT)、函數(shù) (FUNCTION)和過(guò)程 (PROCEDURE)等加以說(shuō)明的語(yǔ)句。但在一個(gè)結(jié)構(gòu)體中說(shuō)明和定義的數(shù)據(jù)類型、常數(shù)、元件、函數(shù)和過(guò)程只能用于這個(gè)結(jié)構(gòu)體中，若希望其能用于其他的實(shí)體或結(jié)構(gòu)體中，則需要將其作為程序包來(lái)處理。 3．功能描述語(yǔ)句結(jié)構(gòu) 如圖 ，以并行方式工作的語(yǔ)句結(jié)構(gòu)。而在每一語(yǔ)句結(jié)構(gòu)的內(nèi)部可能含有并行運(yùn)行的邏輯描述語(yǔ)句或順序運(yùn)行的邏輯描述語(yǔ)句。各語(yǔ)句結(jié)構(gòu)的基本組成和功能分別是： (1) 塊語(yǔ)句是由一系列并行執(zhí)行語(yǔ)句構(gòu)成的組合體，它的功能是將結(jié)構(gòu)體中的并行語(yǔ)句組成一個(gè)或多個(gè)模塊。 (2) 進(jìn)程語(yǔ)句定義順序語(yǔ)句模塊，用以將從外部獲得的信號(hào)值，或內(nèi)部的運(yùn)算數(shù)據(jù)向其他的信號(hào)進(jìn)行賦值。 (3) 信號(hào)賦值語(yǔ)句將設(shè)計(jì)實(shí)體內(nèi)的處理結(jié)果向定義的信號(hào)或界面端口進(jìn)行賦值。 (4) 子程序調(diào)用語(yǔ)句用于調(diào)用一個(gè)已設(shè)計(jì)好的子程序。 (5) 元件例化語(yǔ)句對(duì)其他的設(shè)計(jì)實(shí)體作元件調(diào)用說(shuō)明，并將此元件的端口與其他的元件、信號(hào)或高層次實(shí)體的界面端口進(jìn)行連接。 【 例－ JK觸發(fā)器 】 LIBRARY IEEE； USE ； ENTITY JKCFQ IS PORT(J， K， CLK： IN STD_LOGIC； Q， QB： BUFFER STD_LOGIC)； END JKCFQ； ARCHITECTURE ART OF JKCFQ IS SIGNAL Q_S， QB_S： STD_LOGIC； BEGIN PROCESS(CLK， J， K) BEGIN IF (CLK39。EVENT AND CLK=?1?)THEN IF(J=?0? AND K=?1?) THEN Q_S=?0?； QB_S=?1?； ELSIF (J=?1? AND K=?0?) THEN Q_S=?1?； QB_S=?0?； ELSIF (J=?1? AND K=?1?) THEN Q_S=NOT Q_S； QB_S=NOT QB_S； END IF； END IF ； Q=Q_S； QB=QB_S； END PROCESS； END ART； 練習(xí) B、用 VHDL設(shè)計(jì)一個(gè) D觸發(fā)器 ddf1 引進(jìn)內(nèi)部節(jié)點(diǎn)信號(hào) 進(jìn)程和敏感信號(hào) 檢測(cè) CLK上升沿 將數(shù)據(jù)輸出端口 順序 語(yǔ)句 VHDL語(yǔ)言要素 VHDL文字規(guī)則 VHDL文字 (Literal)主要包括數(shù)值和標(biāo)識(shí)符。數(shù)值型文字主要有數(shù)字型、字符串型、位串型。 1．?dāng)?shù)字型文字 數(shù)字型文字的值有多種表達(dá)方式，現(xiàn)列舉如下： (1) 整數(shù)文字：整數(shù)文字都是十進(jìn)制的數(shù)，如： 5， 678， 0， 156E2(=15600)， 45_234_287(=45234287) 數(shù)字間的 下劃線僅僅是為了提高文字的可讀性 ，相當(dāng)于一個(gè)空的間隔符，而沒(méi)有其他的意義，因而不影響文字本身的數(shù)值。 (2) 實(shí)數(shù)文字：實(shí)數(shù)文字也都是十進(jìn)制的數(shù)，但必須帶有小數(shù)點(diǎn)，如： ， (=)， ，(=)， ， (3) 以數(shù)制基數(shù)表示的文字：用這種方式表示的數(shù)由五個(gè)部分組成。 第一部分，用十進(jìn)制數(shù)標(biāo)明數(shù)制進(jìn)位的基數(shù)；第二部分，數(shù)制隔離符號(hào)“ ”；第三部分，表達(dá)的文字；第四部分，指數(shù)隔離符號(hào)“ ”；第五部分，用十進(jìn)制表示的指數(shù)部分，這一部分的數(shù)如果是 0可以省去不寫(xiě)。 現(xiàn)舉例如下： 10170 (十進(jìn)制數(shù)表示，等于 170) 21111_1110 (二進(jìn)制數(shù)表示，等于 254) 16EE1 (十六進(jìn)制數(shù)表示，等于 211100000，等于 224) 16E+2 (十六進(jìn)制數(shù)表示，等于 ) (4) 物理量文字 (VHDL綜合器不接受此類文字 )。如： 60s(60秒 )， 100m(100米 )， kΩ(千歐姆 )， 177A(177安培 ) 2. 字符串型文字 字符是用單引號(hào)引起來(lái)的 ASCII字符，可以是數(shù)值，也可以是符號(hào)或字母，如：‘ R?，‘ A?，‘ *’，‘ Z?。而 字符串則是一維的字符數(shù)組，須放在雙引號(hào)中 。 VHDL中有兩種類型的字符串：文字字符串和數(shù)位字符串。 (1) 文字字符串：文字字符串是用雙引號(hào)引起來(lái)的一串文字，如： “ ERROR”，“ BOTH S AND Q EQUAL TO L”，“ X”，“ BB$CC” (2) 數(shù)位字符串：數(shù)位字符串也稱位矢量，是預(yù)定義的數(shù)據(jù)類型 BIT的一位數(shù)組，它們所代表的是二進(jìn)制、八進(jìn)制或十六進(jìn)制的數(shù)組，其位矢量的長(zhǎng)度即為等值的二進(jìn)制數(shù)的位數(shù)。數(shù)位字符串的表示首先要有計(jì)算基數(shù)，然后將該基數(shù)表示的值放在雙引號(hào)中，基數(shù)符以“ B”、“ O”和“ X”表示，并放在字符串的前面。它們的含義分別是： ● B：二進(jìn)制基數(shù)符號(hào)，表示二進(jìn)制數(shù)位 0或 1，在字符串中每一個(gè)位表示一個(gè) BIT。 ● O：八進(jìn)制基數(shù)符號(hào)，在字符串中的第一個(gè)數(shù)代表一個(gè)八進(jìn)制數(shù)，即代表一個(gè) 3位 (BIT)的二進(jìn)制數(shù)。 ● X：十六進(jìn)制基數(shù)符號(hào) (0～ F)，代表一個(gè)十六進(jìn)制數(shù)，即代表一個(gè) 4位的二進(jìn)制數(shù)。 例如： B“1_1101_1110” 二進(jìn)制數(shù)數(shù)組，位矢數(shù)組長(zhǎng)度是 9 X“AD0” 十六進(jìn)制數(shù)數(shù)組，位矢數(shù)組長(zhǎng)度是 12 3．標(biāo)識(shí)符 標(biāo)識(shí)符用來(lái)定義常數(shù)、變量、信號(hào)、端口、子程序或參數(shù)的名字。 VHDL的基本標(biāo)識(shí)符就是以英文字母開(kāi)頭，不連續(xù)使用下劃線“ _”，不以下劃線“ _”結(jié)尾的，由 26個(gè)大小寫(xiě)英文字母、數(shù)字 0～ 9以及下劃線“ _”組成的字符串。 VHDL ?93標(biāo)準(zhǔn)還支持?jǐn)U展標(biāo)識(shí)符，但是目前仍有許多 VHDL工具不支持?jǐn)U展標(biāo)識(shí)符。標(biāo)識(shí)符中的英語(yǔ)字母不分大小寫(xiě)。 VHDL的保留字不能用于作為標(biāo)識(shí)符使用。如： DECODER_1， FFT， Sig_N， NOT_ACK，State0， Idle是合法的標(biāo)識(shí)符；而 _DECODER_1， 2FFT， SIG_N，NOTACK， RYY_RST_， data_ _BUS， RETURN則是非法的標(biāo)識(shí)符。 4．下標(biāo)名及下標(biāo)段名 下標(biāo)名用于指示數(shù)組型變量或信號(hào)的某一元素，而下標(biāo)段名則用于指示數(shù)組型變量或信號(hào)的某一段元素，其語(yǔ)句格式如下： 數(shù)組類型信號(hào)名或變量名 (表達(dá)式 1 [TO/DOWNTO 表達(dá)式2])； 表達(dá)式的數(shù)值必須在數(shù)組元素下標(biāo)號(hào)范圍以內(nèi)，并且必須是可計(jì)算的。 TO表示數(shù)組下標(biāo)序列由低到高 ，如“ 2 TO 8”；DOWNTO表示數(shù)組下標(biāo)序列由高到低 ，如“ 8 DOWNTO 2”。 如果表達(dá)式是一個(gè)可計(jì)算的值，則此操作數(shù)可很容易地進(jìn)行綜合。如果是不可計(jì)算的，則只能在特定的情況下綜合，且耗費(fèi)資源較大。 如下是下標(biāo)名及下標(biāo)段名使用示例： SIGNAL A， B， C： BIT_VECTOR(0 TO 7)； SIGNAL M： INTEGER RANGE 0 TO 3； SIGNAL Y， Z ： BIT； Y=A(M)； M是不可計(jì)算型下標(biāo)表示 Z=B(3)； 3是可計(jì)算型下標(biāo)表示 C (0 TO 3)=A (4 TO 7)； 以段的方式進(jìn)行賦值 C (4 TO 7)=A (0 TO 3)； 以段的方式進(jìn)行賦值 VHDL數(shù)據(jù)對(duì)象 在 VHDL中，數(shù)據(jù)對(duì)象 (Data Objects)類似于一種容器，它接受不同數(shù)據(jù)類型的賦值。數(shù)據(jù)對(duì)象有三種，即常量(CONSTANT)、變量 (VARIABLE)和信號(hào) (SIGNAL)。前兩種可以從傳統(tǒng)的計(jì)算機(jī)高級(jí)語(yǔ)言中找到對(duì)應(yīng)的數(shù)據(jù)類型，其語(yǔ)言行為與高級(jí)語(yǔ)言中的變量和常量十分相似。但信號(hào)是具有更多的硬件特征的特殊數(shù)據(jù)對(duì)象，是 VHDL中最有特色的語(yǔ)言要素之一。 1．常量 (CONSTANT) 常量的定義和設(shè)置主要是為了使設(shè)計(jì)實(shí)體中的常數(shù)更容易閱讀和修改。例如，將位矢的寬度定義為一個(gè)常量，只要修改這個(gè)常量就能很容易地改變寬度，從而改變硬件結(jié)構(gòu)。在程序中，常量是一個(gè)恒定不變的值，一旦作了數(shù)據(jù)類型的賦值定義后，在程序中不能再改變，因而具有全局意義。常量的定義形式如下： CONSTANT 常量名：數(shù)據(jù)類型 ﹕ =表達(dá)式； 例如： CONSTANT FBUS﹕ BIT_VECTOR﹕ =“010110”； CONSTANT VCC﹕ REAL﹕ =； CONSTANT DELY﹕ TIME﹕ =25ns；