微機(jī)原理與匯編語(yǔ)言及接口技術(shù)(3)(編輯修改稿)
2024-11-15 18:06 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 應(yīng)引腳 ?INTR（ Interrupt Request） 可屏蔽中斷請(qǐng)求 ， 高電平有效的輸入信號(hào) 有效時(shí) ， 表示中斷請(qǐng)求設(shè)備向處理器申請(qǐng)可屏蔽中斷 中斷 IF標(biāo)志對(duì)該中斷請(qǐng)求進(jìn)行屏蔽 主要用于實(shí)現(xiàn)外設(shè)數(shù)據(jù)交換的中斷服務(wù) ?INTA*（ Interrupt Acknowledge） 可屏蔽中斷響應(yīng) ， 低電平有效的輸出信號(hào) 有效時(shí) ， 表示來(lái)自 INTR引腳的中斷請(qǐng)求已被處理器響應(yīng) ?NMI（ NonMaskable Interrupt） 不可屏蔽中斷請(qǐng)求 ， 上升沿有效的輸入信號(hào) 有效時(shí) ， 表示外界向 CPU申請(qǐng)不可屏蔽中斷 中斷級(jí)別高于可屏蔽中斷請(qǐng)求 INTR 常用于處理系統(tǒng)發(fā)生故障等緊急情況下的中斷服務(wù) 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 2. 總線請(qǐng)求和響應(yīng)引腳 ?HOLD 總線請(qǐng)求 ， 高電平有效的輸入信號(hào) 有效時(shí) ， 表示其他總線主控設(shè)備申請(qǐng)使用總線 ?HLDA（ HOLD Acknowledge） 總線響應(yīng) ， 高電平有效的輸出信號(hào) 有效時(shí) ， 表示處理器已響應(yīng)總線請(qǐng)求 總線釋放：地址總線 、 數(shù)據(jù)總線及具有三態(tài)輸出能力的控制總線呈現(xiàn)高阻狀態(tài) 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 3. 其他引腳 ?RESET 復(fù)位 ， 高電平有效的輸入信號(hào) 有效時(shí) ， 將迫使處理器回到其初始狀態(tài) 8086復(fù)位后 ， 寄存器 CS＝ FFFFH， IP＝ 0000H ?CLK（ Clock） 時(shí)鐘 輸入 ， 頻率穩(wěn)定的數(shù)字信號(hào) 處理器的基本操作節(jié)拍 頻率的倒數(shù)是時(shí)鐘周期的時(shí)間長(zhǎng)度 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 8086的總線時(shí)序 ?處理器以統(tǒng)一的時(shí)鐘信號(hào)為基準(zhǔn) ， 控制其他信號(hào)跟隨時(shí)鐘相應(yīng)改變 ， 實(shí)現(xiàn)總線操作 ?每個(gè)時(shí)鐘周期 ， 進(jìn)行不同的操作 、 處于不同的操作狀態(tài) （ State） T1 T2 T3 T4 ?8086處理器的基本總線周期： 4個(gè)時(shí)鐘周期 ?4個(gè)基本總線周期 讀總線周期：存儲(chǔ)器讀和 I/O讀 寫(xiě)總線周期：存儲(chǔ)器寫(xiě)和 I/O寫(xiě) 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 寫(xiě)總線周期 ?完成對(duì)存儲(chǔ)器或 I/O端口的一次寫(xiě)操作 ?T1狀態(tài) 輸出 20位存儲(chǔ)器地址 A19～ A0 M/IO*輸出高電平 ， 表示存儲(chǔ)器操作 或者 M/IO*輸出低電平 ， 表示 I/O操作 ALE輸出正脈沖 ， 表示復(fù)用總線輸出地址 ?T2狀態(tài) 輸出控制信號(hào) WR*和數(shù)據(jù) D15～ D0 ?T3狀態(tài) 檢測(cè)數(shù)據(jù)傳送是否能夠完成 ?T4狀態(tài) 完成數(shù)據(jù)傳送 MOV mem, imm/reg OUT DX/i8, AL/AX/EAX 示意圖 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 等待狀態(tài) ?處理器運(yùn)行速度遠(yuǎn)遠(yuǎn)快于存儲(chǔ)器和 I/O端口 ?控制 READY信號(hào)為低無(wú)效 ， 不進(jìn)入 T4狀態(tài) ，插入等待狀態(tài) Tw ?Tw狀態(tài)：引腳信號(hào)延續(xù) T3時(shí)的狀態(tài) ?一個(gè) Tw狀態(tài)的長(zhǎng)度是一個(gè)時(shí)鐘周期 ?在 Tw的前沿 ， 繼續(xù)對(duì) READY進(jìn)行測(cè)試 ?無(wú)效繼續(xù)插入 Tw；有效時(shí)轉(zhuǎn)入 T4狀態(tài) 示意圖 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 讀總線周期 ?完成對(duì)存儲(chǔ)器或 I/O端口的一次讀操作 ?T1狀態(tài) 輸出 20位存儲(chǔ)器地址 A19～ A0 M/IO*輸出高電平 ， 表示存儲(chǔ)器操作 或者 M/IO*輸出低電平 ， 表示 I/O操作 ALE輸出正脈沖 ， 表示復(fù)用總線輸出地址 ?T2狀態(tài) 輸出控制信號(hào) RD*， 存儲(chǔ)器或 I/O端口發(fā)送數(shù)據(jù) ?T3狀態(tài)和 Tw狀態(tài) 檢測(cè)數(shù)據(jù)傳送是否能夠完成 ?T4狀態(tài) 獲取數(shù)據(jù) ， 完成傳送 MOV reg, mem IN AL/AX/EAX, DX/i8 示意圖 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 奔騰處理器引腳和時(shí)序 ?IA32處理器具有多代 、 多款處理器產(chǎn)品 80386DX封裝在一個(gè) 132引腳芯片 80486DX是一個(gè) 168引腳的芯片 Pentium具有 237個(gè)引腳 Pentium Pro有 387個(gè)引腳 2021年的 Pentium 4更是達(dá)到了 423個(gè)引腳 ?處理器的主要引腳 —— 數(shù)據(jù)總線 、 地址總線和讀寫(xiě)控制總線 —— 幾乎相同 后續(xù) Pentium產(chǎn)品的引腳不直接面向用戶(hù) 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 引腳定義 ?Pentium采用 237引腳的 PGA封裝 ?主要是 168個(gè)引腳 數(shù)據(jù)信號(hào) 地址信號(hào) 讀寫(xiě)控制信號(hào) ?? ?其他引腳為數(shù)不少 電源正 Vcc、 電源負(fù) Vss（ 地線 ） 未連接使用 NC等引腳 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 1. 數(shù)據(jù)信號(hào) ?D63～ D0（ Data） 64位雙向數(shù)據(jù)信號(hào) ， 通過(guò)存儲(chǔ)總線與主存連接 外部設(shè)備采用 32位數(shù)據(jù)信號(hào) ?DP7～ DP0（ Data Parity） 8個(gè)偶校驗(yàn)位信號(hào) 數(shù)據(jù)信號(hào)每 8位 （ 1個(gè)字節(jié) ） 有一個(gè)偶校驗(yàn)位 寫(xiě)數(shù)據(jù)時(shí) ， 處理器生成偶校驗(yàn)位輸出 讀數(shù)據(jù)時(shí) ， 處理器檢查是否符合偶校驗(yàn) 校驗(yàn)錯(cuò) ， 校驗(yàn)檢測(cè) PCHK*低有效 不配置校驗(yàn)位 ,使校驗(yàn)允許 PEN*高無(wú)效 無(wú)分時(shí)復(fù)用 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 2. 地址信號(hào) ?A31～ A3（ Address） 高 29位 地址信號(hào) ?BE7*～ BE0*（ Bank Enable） 8個(gè) 字節(jié)允許信號(hào) ， 譯碼產(chǎn)生 A0～ A2 用于表示讀寫(xiě)字節(jié) 、 字 、 雙字或 4字?jǐn)?shù)據(jù) ?AP（ Address Parity）
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1