微機(jī)原理與匯編語言及接口技術(shù)(3)-在線瀏覽
2024-12-06 18:06本頁面
【正文】 寫表示引腳名稱 ?信號的流向 處理器輸出到外部 ， 從外部輸入到處理器內(nèi)部 ?有效方式 低電平 、 高電平有效 ， 上升沿 、 下降沿有效 高電平和低電平都有效 ?三態(tài)能力 高阻狀態(tài)放棄對引腳的控制 其他設(shè)備控制該引腳 示意圖 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 8086的引腳信號 ?處理器的外部特性表現(xiàn)在它的引腳信號上 ?40個(gè)引腳 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE*/S7 MN / MX* RD* HOLD (RQ*/ GT0*) HLDA (RQ1* /GT1*) WR* (LOCK*) M / IO* ( S2* ) DT / R* ( S1* ) DEN ( S0 ) ALE INTA TEST* READY RESET 8086 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 讀寫控制信號 ?8086處理器的引腳信號具有兩種工作模式 面向小系統(tǒng)的最小組態(tài)模式： 8086本身提供了系統(tǒng)所需要的全部控制信號 組成較大系統(tǒng)的最大組態(tài)模式： 8086需要配合其他芯片形成控制信號 ， 但可以連接數(shù)值協(xié)處理器 、 I/O協(xié)處理器等構(gòu)成多處理器系統(tǒng) ?兩種組態(tài)的不同只是反映在外部引腳上 ?由一個(gè)引腳接高電平或低電平區(qū)別 ?內(nèi)部工作方式一樣 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 2. 基本總線操作 ?存儲器讀 （ Memory Read） 處理器從存儲器讀取代碼或讀取操作數(shù) 每條指令執(zhí)行前都需從主存取指 以存儲單元為源操作數(shù)的指令在執(zhí)行時(shí) ?存儲器寫 （ Memory Write） 處理器向存儲器寫入操作數(shù) 以存儲單元為目的操作數(shù)的指令在執(zhí)行時(shí) ?I/O讀 （ Input/Output Read） 處理器從外設(shè)讀取操作數(shù) 只有執(zhí)行輸入指令 IN時(shí)才有 ?I/O寫 （ Input/Output Write） 處理器向外設(shè)寫出操作數(shù) 只有執(zhí)行輸出指令 OUT時(shí)才有 組合表 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 其他控制信號 ?處理器必定具有 地址總線 數(shù)據(jù)總線 基本讀寫控制信號 ?還有 中斷請求和響應(yīng)信號 總線請求和響應(yīng)信號 時(shí)鐘信號 、 復(fù)位信號 電源 Vcc 地線 GND 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 2. 總線請求和響應(yīng)引腳 ?HOLD 總線請求 ， 高電平有效的輸入信號 有效時(shí) ， 表示其他總線主控設(shè)備申請使用總線 ?HLDA（ HOLD Acknowledge） 總線響應(yīng) ， 高電平有效的輸出信號 有效時(shí) ， 表示處理器已響應(yīng)總線請求 總線釋放：地址總線 、 數(shù)據(jù)總線及具有三態(tài)輸出能力的控制總線呈現(xiàn)高阻狀態(tài) 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 8086的總線時(shí)序 ?處理器以統(tǒng)一的時(shí)鐘信號為基準(zhǔn) ， 控制其他信號跟隨時(shí)鐘相應(yīng)改變 ， 實(shí)現(xiàn)總線操作 ?每個(gè)時(shí)鐘周期 ， 進(jìn)行不同的操作 、 處于不同的操作狀態(tài) （ State） T1 T2 T3 T4 ?8086處理器的基本總線周期： 4個(gè)時(shí)鐘周期 ?4個(gè)基本總線周期 讀總線周期：存儲器讀和 I/O讀 寫總線周期：存儲器寫和 I/O寫 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 等待狀態(tài) ?處理器運(yùn)行速度遠(yuǎn)遠(yuǎn)快于存儲器和 I/O端口 ?控制 READY信號為低無效 ， 不進(jìn)入 T4狀態(tài) ，插入等待狀態(tài) Tw ?Tw狀態(tài)：引腳信號延續(xù) T3時(shí)的狀態(tài) ?一個(gè) Tw狀態(tài)的長度是一個(gè)時(shí)鐘周期 ?在 Tw的前沿 ， 繼續(xù)對 READY進(jìn)行測試 ?無效繼續(xù)插入 Tw；有效時(shí)轉(zhuǎn)入 T4狀態(tài) 示意圖 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 奔騰處理器引腳和時(shí)序 ?IA32處理器具有多代 、 多款處理器產(chǎn)品 80386DX封裝在一個(gè) 132引腳芯片 80486DX是一個(gè) 168引腳的芯片 Pentium具有 237個(gè)引腳 Pentium Pro有 387個(gè)引腳 2021年的 Pentium 4更是達(dá)到了 423個(gè)引腳 ?處理器的主要引腳 —— 數(shù)據(jù)總線 、 地址總線和讀寫控制總線 —— 幾乎相同 后續(xù) Pentium產(chǎn)品的引腳不直接面向用戶 微 機(jī) 原 理 與 接 口 技 術(shù) 第 4 版 機(jī) 械 工 業(yè) 出 版 社 1. 數(shù)據(jù)信號 ?D63～ D0（ Data） 64位雙向數(shù)據(jù)信號 ， 通過存儲總線與主存連接 外部設(shè)備采用 32位數(shù)據(jù)信號 ?DP7～ DP0（ Data Parity） 8個(gè)偶校驗(yàn)位信號 數(shù)據(jù)信號每 8位 （ 1個(gè)字節(jié) ） 有一個(gè)偶校驗(yàn)位 寫數(shù)據(jù)時(shí) ， 處理器生成偶校驗(yàn)位輸出 讀數(shù)據(jù)時(shí) ， 處理器檢查是否符合偶校驗(yàn) 校驗(yàn)錯(cuò) ， 校驗(yàn)檢測 PCHK*低有效 不配置校驗(yàn)位 ,使校驗(yàn)允許 PEN*高無效 無分時(shí)復(fù)用 微 機(jī) 原 理 與
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1