微機原理與接口技術：第07章(編輯修改稿)
2024-11-15 18:04 本頁面
【文章內(nèi)容簡介】 作為選片控制時 ， 只要 A10=0，A11～ A15可為任意值 ， 都選中第一組；而只要 A10=1，A11～ A15可為任意值 ， 都選中第二組 。 所以 ， 它們的地址有很大的重疊區(qū) （ 每一組占有 32K地址 ） ， 但在實際使用時 ， 只要我們了解這一點是不妨礙使用的 。這種選片控制方式稱為線選 。 采用線選控制方式時 ， 不光有地址重疊問題 ， 而且用不同的地址線作為選片控制 ， 則它們的地址分配也是不同的 。 在用 A11作為選片控制信號時，則這兩組的基本地址為： 第一組： 0000～ 03FFH 第二組： 0800～ 0BFFH 但是，實際上只要 A11=0， A15～ A1 A10可為任意值，都選中第一組；而只要 A11=1， A A12～ A15可為任意值都選中第二組，它們同樣有 32K的地址重疊區(qū)。 當系統(tǒng) RAM的容量大于 2K， 如 4K（ 或更多 ） 時 ，若還用 Intel 2114組成 ， 則必須分成 4組 （ 或更多 ） 。此時 ， 顯然就不能只用 A10～ A15中的一條地址線作為組控制線 ， 而必須經(jīng)過譯碼 ， 可采用全譯碼方式 ， 也可采用部分譯碼方式 ， 如圖 714所示 。 通常的微型機系統(tǒng)的內(nèi)存儲器中，總有相當容量的 ROM，它們的地址必須與 RAM一起考慮，分別給它們一定的地址分配。 3．存儲器的讀周期 要實現(xiàn)存儲器讀必須要為 低 （ 有效 ） ， 為高 （ 表示讀 ） 。 存儲器讀，只有在地址有效以后；而且是從選片有效以后，數(shù)據(jù)才穩(wěn)定輸出。 讀周期與讀取時間是兩個不同的概念 。 讀周期是表示該芯片進行兩次連續(xù)的讀操作必須間隔的時間 。故它總是大于或等于讀取時間 。 CS WE4．存儲器的寫周期 要實現(xiàn)寫操作必須要 和都 為低 。 但在地址改變期間 ， 必須為高 ， 否則在地址變化期間可能會有誤寫入 ， 破壞內(nèi)存的狀態(tài) 。 所以 ， 必須在地址有效以后過一段時間有效 ， 使地址信號能夠穩(wěn)定；同樣 ， 也必須在 已變?yōu)楦唠娖胶?，地址信號才允許改變 。 CS WEWEWEWE 64K位動態(tài) RAM存儲器 1． Intel 2164A的結構 每一片的容量為 64K 1位 ， 即片內(nèi)共有 64K（ 65536） 個地址單元 ， 每個地址單元一位數(shù)據(jù) 。 用 8片 Intel 2164A就可以構成 64K字節(jié)的存儲器 。 片內(nèi)要尋址 64K， 則需要 16條地址線 ， 為了減少封裝引線 ，地址線分為兩部分：行地址與列地址 。 芯片的地址引線只要 8條 ， 內(nèi)部設有地址鎖存器 ， 利用多路開關 ， 由行地址選通信號 （ Row Address Strobe） ， 把先出現(xiàn)的 8位地址 ， 送至行地址鎖存器；由隨后出現(xiàn)的列地址選通信號 （ Column Address Strobe） 把后出現(xiàn)的8位地址送至列地址鎖存器 。 這 8條地址線也用于刷新（ 刷新時地址計數(shù) ， 實現(xiàn)一行一行刷新 ） 。 RASCAS 64K存儲體由 4個 128 128的存儲矩陣構成 。 每個 128 128的存儲矩陣 ， 有 7條行地址和 7條列地址線進行選擇 。 7條行地址經(jīng)過譯碼產(chǎn)生 128條選擇線 ， 分別選擇 128行； 7條列地址線經(jīng)過譯碼也產(chǎn)生 128條選擇線 ， 分別選擇 128列 。 鎖存在行地址鎖存器中的 7位行地址 RA6～ RA0同時加到 4個存儲矩陣上 ， 在每個矩陣中都選中一行 ， 則共有 512個存儲電路被選中 ， 它們存放的信
教學課件相關推薦
鄂ICP備17016276號-1