【文章內(nèi)容簡介】 10日星期三 7時 17分 56秒 29/63 I/O譯碼電路的作用 將 CPU執(zhí)行 IN/OUT指令發(fā)出的信號 , “翻譯 ” 成欲操作端口的選通信號 ， 此信號常作為接口內(nèi)三態(tài)門或鎖存器的控制信號 ， 接通或斷開接口數(shù)據(jù)線與系統(tǒng)的連接 。 IN指令時序 A15~A0 IOR CLK D7~ D0 T4 T1 T2 T3 Tw A15~A0 CLK IOW D7~D0 T4 T1 T2 T3 Tw OUT指令時序 2021年 11月 10日星期三 7時 17分 56秒 30/63 1. 根據(jù)端口地址確定地址信號 A15~A0的 條件取值 ， 用門電路 、譯碼器及組合 、 PLD/GAL實現(xiàn)滿足條件情況的電路 。 設(shè)計譯碼電路的方法 譯 碼 電 路 A0 A1 A14 A15 IOR IOW DEN譯碼電路 示意圖 2. 設(shè)計 I/O譯碼電路時： 端口的選通信號通常為低電平有效 , 除端口的地址信號參加譯碼外 ， 控制信號 IOW、 IOR (IO/M、 DEN也可參加譯碼 ) 2021年 11月 10日星期三 7時 17分 56秒 31/63 例 設(shè)計端口地址為 218H的譯碼電路 分析 CPU執(zhí)行 IN/OUT指令時 ， 發(fā)出端口的地址信號 MOV DX, 218H IN AL, DX 或 OUT DX, AL 對應(yīng) 218H端口的地址信號為 （ 只取 A9~A0） ： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 (地址信號 ) 1 0 0 0 0 1 1 0 0 0 B 2 1 8 H 只要滿足此地址取值的譯碼電路均可 2021年 11月 10日星期三 7時 17分 56秒 32/63 方法一、 用門電路實現(xiàn) 218H的地址譯碼 數(shù) 據(jù) 線 DB RD WR CS 端口 譯碼 電路 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DEN IOR IOW I/O接口 PC總線 D0 ~ D7 D0 ~ D7 1 0 0 0 0 1 1 0 0 0 0 amp。 譯碼電路部分滿足： 只當(dāng)?shù)刂沸盘?A9~ A0為 ： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0 即 218H時，輸出“ 0 ” ， 使 I/O接口的 CS有效 否則輸出“ 1 ” 使 I/O接口的 CS無效 2021年 11月 10日星期三 7時 17分 56秒 33/63 數(shù) 據(jù) 線 DB RD WR CS 端 口 譯碼電路 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN IOR IOW I/O接口 PC總線 D0 ~ D7 D0 ~ D7 1 0 0 0 0 1 1 0 0 0 0 amp。 注意譯碼電路中： 由于高位地址線 A15~A10 未參與譯碼 , 即 : 地址 A15~A0為： 10 0001 1000 均能輸出 “ 0 ”低電平 , 所以該電路使： 一個端口對應(yīng)多個地址 共 26=64個 218， 618, A18， E18 等等 譯碼中的地址重疊 2021年 11月 10日星期三 7時 17分 56秒 34/63 采用門電路的譯碼電路實現(xiàn) PC總線 RD WR CS I/O接口 D0 ~ D7 數(shù) 據(jù) 線 DB 端 口 譯碼電路 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN +5V IOR IOW D0 ~ D7 1 0 0 0 0 1 1 0 0 0 0 amp。 amp。 ≥1 0 0 74LS30 74LS20 74LS32 74LS30為 8 輸入與非門 74LS20為 4 輸入與非門 74LS32為 2 輸入或門 當(dāng)?shù)刂沸盘枮椋? A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0 即地址為 218H 或門 74LS32輸出 “ 0 ” ， 使 I/O接口的 CS有效 。 2021年 11月 10日星期三 7時 17分 56秒 35/63 方法二 、 用譯碼器、門電路組合實現(xiàn) 218H的地址譯碼 當(dāng)端口地址信號為 ： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0 即 218H時 , Y0輸出 0， 使 I/O接口的 CS有效 74LS138 38譯碼器 218H A Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5 Y6 G2B Y7 0 0 0 0 1 1 0 0 0 0 1 0 0 amp。 A0 A1 A2 AEN A3 A4 A5 A6 A7 A8 A9 IOR IOW PC總線 CS I/O接口 D0 ~ D7 amp。 RD WR 數(shù) 據(jù) 線 DB D0 ~ D7 端口 譯碼電路 2021年 11月 10日星期三 7時 17分 56秒 36/63 74LS138譯碼器功能表 74LS138 38譯碼器 A Y0 B Y1 C Y2 Y3 G1 Y4 G2A Y5 G2B Y6 Y7 使能輸入 選擇輸入G1 G2 A G2 BC B AY0 ~ Y 7 輸出1 0 0 0 0 0 Y0 = 0 ，其余為 11 0 0 0 0 1 Y 1 = 0 ，其余為 11 0 0 0 1 0 Y 2 = 0 ，其余為 11 0 0 0 1 1 Y 3 = 0 ，其余為 11 0 0 1 0 0 Y4 = 0 ，其余為 11 0 0 1 0 1 Y5 = 0 ，其余為 11 0 0 1 1 0 Y6 = 0 ，其余為 11 0 0 1 1 1 Y7 = 0 ，其余為 10 全部為 1 1 全部為 1 1 全部為 12021年 11月 10日星期三 7時 17分 56秒 37/63 219H 21AH 21BH 21CH 21DH 21EH 21FH 思考 1 Y1~ Y7 譯出的端口地址各是多少 ？