集成電路設(shè)計(jì)導(dǎo)論期末論文—4路數(shù)據(jù)選擇器電路設(shè)計(jì)、仿真與版圖設(shè)計(jì)(編輯修改稿)
2024-11-12 10:14 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 單的一種。 CMOS 電路的優(yōu)點(diǎn) : （ 1）微功耗。 CMOS 電路靜態(tài)電流很小，約為納安 數(shù)量級(jí)。 （ 2）抗干擾能力很強(qiáng)。輸入噪聲容限可達(dá)到 VDD/2。 （ 3）電源電壓范圍寬，多數(shù) CMOS 電路可在 3～ 18V 的電壓范圍內(nèi)正常工作。 （ 4）輸入阻抗高。 （ 5）負(fù)載能力強(qiáng)。 CMOS 電路可以帶 50 個(gè)同類門以上。 （ 6）邏輯擺幅大（低電平 0V，高電平 VDD ）。 第一章、電路分析 CMOS 反相器 反相器邏輯符號(hào)和電路圖如圖 . 圖 CMOS 反相器工作原理圖 電路圖工作原理 當(dāng) Ui=UIH = VDD,VTN 導(dǎo)通 ,VTP 截止 ,Uo =Uol≈ 0V 當(dāng) Ui= UIL=0V 時(shí) ,VTN 截止 ,VTP 導(dǎo)通 ,UO = UOH≈ VDD CMOS 與非門 與非門邏輯符號(hào) 和 電路圖如 圖 . 圖 CMOS 與非門 工作原理圖 電路工作原理 下拉管由串聯(lián)的兩個(gè) NMOS 組成，上拉管則由兩個(gè)并聯(lián)的 PMOS 組成。兩個(gè)輸入信號(hào) A 和 B分別加在兩對(duì)互補(bǔ)的 NMOS 管和 PMOS 管的柵極上，輸出由他們的漏極引出。 當(dāng)兩個(gè)輸入端 A 和 B 都為高電平時(shí)，兩只 NMOS 下拉管都導(dǎo)通， 而兩只PMOS 上拉管都截止，電源 Vdd 到地之間沒(méi)有電流通路形成，輸出被導(dǎo)通的NMOS 下拉管拉到低電平 0，即輸出為低電平 A、 B有低電平輸入，其相應(yīng)的 PMOS 上拉管導(dǎo)通，但 NMOS 下拉管截止，電源 Vdd 到地之間沒(méi)有電流通路形成，輸出被導(dǎo)通的 PMOS 上拉管拉到高電平 Vdd。由此可知，該電路實(shí)現(xiàn)與非邏輯功能。 2 選 1 數(shù)據(jù)選擇器 2 選 1 數(shù)據(jù)選擇器功能表如表 表 2 選 1 數(shù)據(jù)選擇器功能表 得到 2 選 1 數(shù)據(jù)選擇器邏輯表達(dá)式為 SBASSBAS ???Y 由邏輯表達(dá)式得到圖 所示的 2 選 1 數(shù)據(jù)選擇器邏輯電路 圖 2 選 1 數(shù)據(jù)選擇器邏輯電路 4 位數(shù)據(jù)選擇器 圖 四位數(shù)據(jù)選擇器邏輯電路結(jié)構(gòu) 第二章、數(shù)據(jù)選擇器 的電路仿真 CMOS 反相器 與 CMOS 與非門 電路圖設(shè)計(jì) 同樣，首先必須先正確安裝 LTspice IV 軟件。打開 LTspice IV 軟件，按照CMOS 管的電路連接原理，在 LTspice IV 軟件下，電路原理圖，并設(shè)置相 應(yīng)的輸入、輸出節(jié)點(diǎn)且把需要的電源部分連接在相應(yīng)的位置，電路原理圖 和圖 所示： 圖 CMOS 反相器電路圖 圖 CMOS 與非門 電路圖 在 LTspice IV 軟件中，點(diǎn)擊 File 選中 New Symbol 在出現(xiàn)的畫面中，按照反相器 與與非門 的符號(hào)，畫出相應(yīng)的 邏輯 符號(hào)，點(diǎn)擊保存， 與其相對(duì)應(yīng)的電路圖文件保存為相同的文件名 。 邏輯符號(hào)如圖 和圖 所示 ： 圖 反相器的邏 輯符號(hào) 圖 與非門 的邏輯符號(hào) 2 選 1 數(shù)據(jù)選擇器電路圖 使用剛才設(shè)計(jì)的反相器與與非門按照?qǐng)D 所示的邏輯關(guān)系連接得到 2 選 1數(shù)據(jù)選擇器電路圖，如圖 所示。 圖 2 選 1 數(shù)據(jù)選擇器電路圖 同上畫出 2 選
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1