【文章內(nèi)容簡介】 ，采用 5V 單電源供電，并提供 8 位或 16 位并行口和一個串行口。AD7663 具有分辨率高、采樣速率高、功耗小等優(yōu)點，在高速高精度的數(shù)據(jù)采集系統(tǒng)中得到了廣泛的應(yīng)用。 A D 8 0 2 1A D R 4 2 1A D 7 6 6 3 D [ 0 1 5 ] / C N V S T B U S Y / C S / R D R E S E TS 3 C 4 4 B 0 X D A T A [ 0 1 5 ]n C A S 0G P G 3n G C S 3n O En R E S E T I N O U T+ 5 V V o u tI NV i n 圖 36 模數(shù)轉(zhuǎn)換接口電路 AD7663 負責(zé)實現(xiàn)模數(shù)轉(zhuǎn)換的功能，它支持串行和并行方式輸出，在本設(shè)計中 AD7663 與 S3C44B0X 以 16 位并行總線的方式連接。 S3C44B0X將總線設(shè)備分為 8 個 BANK 進行訪問， AD7663 掛在 BANK3 上，因此將BANK3 的使能信號 nGCS3 接到 AD7663 的片選引腳 /CS 上，復(fù)位信號nRESET 接到 AD7663 的 RESET，總線讀信號 nOE 接 AD7663 的 /RD。此外， S3C44B0X 通過兩個 I/O（ nCAS0 連至 /CNVST， GPG3 連至 BUSY）來控制 AD7663 的 A/D 轉(zhuǎn)換過程。 12 存儲模塊設(shè)計 存儲模塊電路設(shè)計 傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)由于數(shù)據(jù)傳輸速率比較低，數(shù)據(jù)量比較小，一般可以完成實時分析和處理，所以存儲問題并不突出，但高速高精度數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)傳輸速率很高并且數(shù)量很大，采集速度到達一定的限度就無法進行實時分析和處理，這是需要選擇適當(dāng)?shù)拇鎯Ψ绞骄托写鎯Α? 高速高精度數(shù)據(jù)采集系統(tǒng)的存儲要解決兩方面的問題，一是存儲器的低存儲速度與 A/D 轉(zhuǎn)換器數(shù)據(jù)端口的高輸出速率的匹配問題。二是存儲器的容量 要大，其原因是高速數(shù)據(jù)采集會在很短時間內(nèi)產(chǎn)生巨大的數(shù)據(jù)流，存儲系統(tǒng)的容量應(yīng)滿足設(shè)計要求。解決 A/D 轉(zhuǎn)換器與存儲器之間的速度匹配問題有兩個：一是對高速 A/D 的數(shù)據(jù)進行鎖存，二是對數(shù)據(jù)進行高速存儲。本設(shè)計采用的是對高速的數(shù)據(jù)進行鎖存。選擇的芯片是 SST39VF160 Flash Rom。 SST39VF160 是 2MB 的 Flash 芯片，芯片供電電壓為 ~，符合JEDEC 標(biāo)準輸出引腳，可擦寫 100000 個周期，數(shù)據(jù)保存能力達 100 年。擦除時間分別為：扇區(qū)擦除時間與塊擦除時間都是 18ms，片擦除時間70ms。利用翻轉(zhuǎn)或數(shù)據(jù)采集來確定編程是否完成。芯片內(nèi)部結(jié)構(gòu)與電路圖如 38 圖所示。 控 制 邏 輯地 址 緩 沖 器 與 鎖 存 器X 解 碼 器I / O 緩 沖 和 數(shù) 據(jù) 鎖 存Y 型 解 碼 器F l a s h 存 儲 體D Q 1 5 D Q 0內(nèi) 存 地 址C E O E W E R E S E T 13 圖 38 SST39VF1630 芯片內(nèi)部結(jié)構(gòu)圖 通過利用微處理器對 SST39VF160 進行寫命令字節(jié)的形式來進行數(shù)據(jù)的讀寫操作。保持 CE信號低的同時拉低 WE信號寫入命令字節(jié)，在 WE或 CE信號的下降沿（有出現(xiàn)最晚的來確定）鎖存地址總線，而數(shù)據(jù)總線在 WE或 CE（有出現(xiàn)最早的來確定）信號上升沿被鎖存。 本設(shè)計是以 SST39VF160 為設(shè)計芯片，詳細 的介紹在 S3C44B0X 上進行 Flash ROM 接口設(shè)計。 Flash ROM 接口設(shè)計首先應(yīng)該確定硬件電路連接，然后設(shè)置好 S3C44B0X 存儲器，再按照命令字讀、擦除、寫操作 Flash。本節(jié)編寫了 SectorErase()扇區(qū)， BlockErase ()塊和 ChipErase()芯片擦除函數(shù)，以及一個測試主函數(shù)來驗證讀寫擦除操作是否正確。 Flash 存儲器在系統(tǒng)中通常用于存放程序代碼，系統(tǒng)上電或復(fù)位后從此獲取指令并開始執(zhí)行。因此，應(yīng)將存有程序代碼的 F lash 存儲器配置到ROM/SRAM 的 Bank0 位置，即將 S3C44B0X 的 nGCS0 的引腳接至SST39VF160 的 n CE 引腳； SST39VF160 的 nOE 引腳接 S3C44B0X 的 nOE引腳； nWE 引腳接 S3C44B0X 的 nWE；由于 SST39VF160 的數(shù)據(jù)寬度是16 位。所以將 S3C44B0X 的引腳 OM1 接地， OM0 通過一上拉電阻接 +，使其工作在 16 位模式；將 SST39VF160 的地址總線 A19~A0 與 S3C44B0X的地址總線 ADDR1~ADDR20 相連，地址線偏移了一位，這是因為S3C44B0X 是按字節(jié)編址的，而 SST39VF160 的數(shù)據(jù)是以每一個 16 位作為一個數(shù)據(jù)單元； 16 位數(shù)據(jù)總線 DQ15~DQ0 與 S3C44B0X 的低 16 位數(shù)據(jù)總線 DATA31~DATA16 相連。 Flash 的地址空間為 0x00000000~0x000FFFFF。與 S3C44B0X 芯片連接電路如圖 39。 14 A 1 51A 1 42A 1 33A 1 24A 1 15A 1 06A97A88A 1 99NC10W E 11R S T 12NC13W P 14NC15A 1 816A 1 717A718A619A520A421D Q 1 545D Q 744D Q 1 443D Q 642D Q 1 341D Q 1 136D Q 335D Q 1 034D Q 233D Q 932D Q 131D Q 830D Q 029O E 28V s s27C E 26A025D Q 540D Q 1 239D Q 438V D D37A322A223A124Vss46NC47A1648S S T 3 9 V F 1 6 0U4S S T 3 9 V F 1 6 0 1n R E S E Tn W En O En G C S 0V D DD A T A 1 6D A T A 1 7D A T A 1 8D A T A 1 9D A T A 2 0D A T A 2 1D A T A 2 2D A T A 2 3D A T A 2 4D A T A 2 5D A T A 2 6D A T A 2 7D A T A 2 8D A T A 2 9D A T A 3 0D A T A 3 1A D D R 1ADDR2ADDR3ADDR4A D D R 5A D D R 6A D D R 7A D D R 8A D D R 9A D D R 1 0A D D R 1 1A D D R 1 2A D D R 1 3A D D R 1 4A D D R 1 5A D D R 1 6ADDR17A D D R 1 8A D D R 1 9A D D R 2 0 圖 39 Flash ROM 連接電路圖 其引腳功能描述為： SCLK：系統(tǒng)時鐘； nSCS：片選； SCKE：時鐘使能； A0～ A11： 行 /列地址復(fù)用線 ； BA0～ BA1： BANK 選通地址 ； SRAS： 行地址使能。 硬件和存儲器設(shè)置 由于 ARM 是 32 位 處理器，以字節(jié)為單位編制，數(shù)據(jù)處理可以以 32位進行，存儲方式有大小端之分。在這里，將 ARM 芯片上的 EDIAN 端接地，選取小段存儲方式。 SST39VF160 是 16 位數(shù)據(jù)寬度的，因此還必須設(shè)置 ARM 數(shù)據(jù)總線寬度，即設(shè)置 OM[1:0]為 01，將 Bank0 數(shù)據(jù)總線寬度設(shè)置成 16 位。 15 BANKCON0 寄存器設(shè)置中包含了 Tacs、 Tcos、 Tacc、 Toch、 Tcah、 Tpac和 PMC7 個參數(shù)。對它們的設(shè)置分別為（此程序段在 BootLoader 的配置程序中）。 Bank 0 Parameters B0_Tacs EQU 0x