【文章內(nèi)容簡介】 when 4 = L=100。 Enable the fifth display. case aminuteL is when 0 = dled=XFC。0 when 1 = dled=X60。1 when 2 = dled=XDA。2 when 3 = dled=XF2。3 when 4 = dled=X66。4 when 5 = dled=XB6。5 when 6 = dled=XBE。6 when 7 = dled=XE0。7 when 8 = dled=XFE。8 when 9 = dled=XF6。9 when others = null。 end case。 when 5 = L=101。 Enable the sixth display. dled=X01。 Blanked. when 6 = L=110。 Enable the seventh display. case asecondH is when 0 = dled=XFC。0 when 1 = dled=X60。1 when 2 = dled=XDA。2 when 3 = dled=XF2。3 when 4 = dled=X66。4 when 5 = dled=XB6。5 when others = null。 end case。 when 7 = L=111。 Enable the rightmost display case asecondL is when 0 = dled=XFC。0 第 10 頁 共 23 頁 when 1 = dled=X60。1 when 2 = dled=XDA。2 when 3 = dled=XF2。3 when 4 = dled=X66。4 when 5 = dled=XB6。5 when 6 = dled=XBE。6 when 7 = dled=XE0。7 when 8 = dled=XFE。8 when 9 = dled=XF6。9 when others = null。 end case。 end case。 此模塊實(shí)現(xiàn)數(shù)字鐘的顯示及 定時時間設(shè)定值 的顯示。 五、 蜂鳴器模塊設(shè)計 if ((hourH = alarm_hourH) and (hourL= alarm_hourL) and (minuteH = alarm_minuteH) and (minuteL = alarm_minuteL)) or ((minuteH=0)and(minuteL=0) )then sound=39。139。 end if。 if (naozhong=39。139。)then sound=39。039。 end if。 此 模塊實(shí)現(xiàn)鬧鐘蜂 鳴以及整點(diǎn)蜂鳴報時。 四、設(shè)計的仿真和運(yùn)行結(jié)果 （ 1） 將 time 鍵置于‘ 0’，輸入 clk 信號，可以得到時鐘輸出波形為： 第 11 頁 共 23 頁 此時時鐘自動計時，并且將計時數(shù)據(jù)傳送至顯示管顯示。如上圖 asecond=second。 （ 2）將 time 鍵置于‘ 0’，輸入 clk 信號，并將 set 改為 20 分頻信號， up 與 down信號交叉 為 1，得到時鐘輸出波形為： 第 12 頁 共 23 頁 如圖所示此時時間不是正常變化，因?yàn)橛惺謩釉O(shè)置進(jìn)行 up（ +1）操作和 down（ 1）操作，并且將時間由數(shù)碼管顯示。 （ 3）將 time 鍵置于‘ 1’， 則顯示鬧鐘初始調(diào)節(jié)狀態(tài)： 第 13 頁 共 23 頁 此時 secondl,secondH,minuteL,minuteH,hourL,hourH 不受影響，均自動計時，但是并不由數(shù)碼管進(jìn)行顯示，此時顯示的是鬧鐘初定時間，這時均為 0。由于 set變化， stat 順序發(fā)生變化。 （ 4）將 time 置于‘ 1’，并可以改變 set 鍵進(jìn)行數(shù)碼管選擇，并用 up（ +1）操作和 down（ 1）操作，進(jìn)行鬧鐘的初步設(shè)定。 第 14 頁 共 23 頁 此時可以得到時鐘的初步設(shè)定。 （ 5）外部硬件的 鏈接方法如圖 （ 6）時鐘顯示如下圖 時鐘圖如上 第 15 頁 共 23 頁 鬧鐘初定時間如上圖 五 課程設(shè)計的心得體會 EDA 的課程設(shè)計持續(xù)了兩周，但我卻覺得仿佛還是當(dāng)日，真是揮指之間，時光已匆匆流逝。在這整整兩個星期的日子里，我感受到了既是 成功做出一個模塊的 歡喜 ， 也是 修改那無限 errors 時的 憂愁， 可以說是無數(shù)次的苦盡甘來 ，換來了最后的成功。 本身我就對動手的實(shí)驗(yàn)相當(dāng)有興趣，這次能夠擁有兩周的課程設(shè)計時間，我甚是欣慰。從第一天開始知道我的多功能時鐘課題開始，我就第一時間跑去圖書館借資料，回去反復(fù)研究，從看懂程序開始入手。雖然開始有些棘手，但我覺得特別的興奮，我不把困難當(dāng)成攔路虎，反而成為我前進(jìn)的動力，遇到困難不會就翻書，找不到就問同學(xué)，再不行就上網(wǎng)搜，實(shí)在不行再問老師，總之想盡一切 第 16 頁 共 23 頁 辦法找到解決方案。可是事與愿違，我的設(shè)計總是出那么一點(diǎn)點(diǎn)的小問題，有時候編譯只出現(xiàn) 1 個 error ,但一 改 就成了 20 個 errors 了，真是讓人哭 笑不得，望天興嘆呀！ 經(jīng)過兩三天的基礎(chǔ)訓(xùn)練，我終于能夠完整的看懂程序。首先我將老師給我們基本的時鐘程序進(jìn)行編譯，封鎖引腳，然后在硬件上得到正確的數(shù)碼管顯示。通過這個最基本 的操作，我將大體流程映入腦海，可以舉一反三，再困難的程序也不怕 。 整點(diǎn)報時自然是最簡單的，我首先就加到程序內(nèi)部，其次我在網(wǎng)上找到了鬧鐘程序，因?yàn)楦蟛罹噙^大，所以我先讀懂程序，然后根據(jù)自己理解，一步步的加進(jìn)初始的時鐘程序 。這個看似很簡單的過程，卻整整費(fèi)了 4 天的時間，期間錯誤百出。我先是運(yùn)用了多個 process，進(jìn)行模塊化的處理，通過這里面 出現(xiàn)的問題我才知道敏感參數(shù)列表是不能亂設(shè)置的， single 是全局變量，而 variable只能在一個 process 中使用等等。后來慢慢理解了其中的原委，發(fā)現(xiàn)我的程序竟如此之長，我決定要大量的刪減，于是我又把多個 process 改成了一個，看似好像我是又回到了出發(fā)點(diǎn)，但我覺得這絕對是一次質(zhì)的飛躍，是我能夠依照我的想法自由變換程序的映照。當(dāng)我自認(rèn)為要成功的時候，我卻遇到了一個相當(dāng)棘手的問題，此時 error 顯示 unkown problem internal error:”widthe mismatch in relation opreator”in ebuildbinaryop an line 1347 of file，雖然只有一個問題，但這個問題卻無法定位，以至于我找了很久都沒找到。那幾天我心里很壓抑，明明對的程序，為什么就出現(xiàn)這樣的問題，讓我真的很頭疼，差點(diǎn)絕望放棄。直至周二，我決定從新回到起點(diǎn)，再寫一次，一個模塊一個模塊往里加。終于在我不倦的努力下，我找出了錯誤的語句，并用其他語句替換了它，然后 輕松地 加入 比較簡單的 校時模塊、蜂鳴模塊。終于在周四之前將程序順 利的完成，本想再將秒表加進(jìn)來，但看到程序比較繁瑣，就此作罷 ?？吹?最后程序 的 各個模塊正確的運(yùn)行，心情真是無法言語? 通過這次獨(dú)立的課程設(shè)計，我學(xué)到了很多書本上學(xué)不到的東西， 尤其是在改正錯誤的時候， 我能更加深入的了解 VHDL 語言的精妙之處。比如同一個process 下不能使用不同信號進(jìn)行 event 跳變， single 與 variable 之間的差別等等等等。通過這一次一次的親身體驗(yàn)，我仿佛發(fā)生了一次洗禮，經(jīng)過了一個質(zhì)的飛 第 17 頁 共 23 頁 躍?，F(xiàn)在的我已經(jīng)基本能看懂 VHDL 程序，改正其中出現(xiàn)的錯誤。 希望以后能多多進(jìn)行這樣的實(shí)習(xí)，讓自己的能力越來越高。 參考書目： [1] 閻石 主編，《數(shù)字 電子技術(shù)基礎(chǔ)》，高等教育出版社， 1998 [2]