【文章內容簡介】 置數 H H H H 計數 H H L 保持 H H L 保持 在表 中 ， H 表示 高電 平， L 表示 低電平 ， 表示 任意 ，根據表中的數據 可以看出 ， 當 MR 腳為低電平，其他管腳任意時，該芯片處于清零模式 ； 當管腳 MR 為高電平， PE 為低電平， CET、 CEP 管腳任意時，該芯片處于置數模式； 當管腳 MR、 PE、 CET、CEP 都為高電平時，該芯片處于計數模式； 當管腳 MR、 PE為高電平， 管腳 CET 為低電平，管腳 CEP 任意時，該芯片處于保持模式 ；當管腳 MR、 PE 為高電平， 管腳 CEP 為低電平，管腳 CET 任意時 , 該芯片處于保持模式 [11]。 74LS192 集成芯片 74LS192是雙時鐘集成十進制同步可逆計數器，其引腳排列圖和邏輯功能示意圖與 74193相同。 其引腳結構圖 如圖 。 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 Vcc GND D1 D3 D0 CR BO CO2 Q0 Q1 CPD CPU Q2 Q3 LD D2 圖 74LS192引腳 圖 本科畢業(yè)設計說明書（論文） 第 13 頁 共 36 頁 根據圖 ，管腳 8接地，管腳 16接高電平，管腳 7為輸出信號，一般此 4個輸出信號對應譯碼器中的 6管腳。管腳 4為 CP信號輸入脈沖， 13腳為進位脈沖信號。在本次設計中管腳 15不做處理。 74LS192 功能表如表 。 表 74LS192功能表 CPU CPD LD CR 操作 1 清零 0 0 置數 1 1 0 加法計數 1 1 0 減法計數 1 1 1 0 保 持 在表 中， 1 表示高電平， 0 表示低電平，表示任意， 表示脈沖。 根據表中的數據可以看出，當 CR 腳為 高 電平，其他管腳任意時，該芯片處于清零模式；當管腳 LD 為 低 電平， CR 為低電平， CPU 、 CPD管腳任意時，該芯片處于置數模式；當管腳 CPD、 LD都為高電平 ， CR 管腳為低電平， CPU為脈沖時，該 芯片處于 加法 計數模式；當管腳 CPU、 LD 為高電平，管腳 CR 為低電平，管腳 CPD為脈沖 時，該芯片處于 減法計數 模式；當管腳 LD、 CPU、 CPD為 高電平，管腳 CR為低電平 時 ， 該芯片處于保持模式。 LED 顯示器 在數字系統(tǒng)中， 經常 需要將數字、文字和符號的二進制編碼 以 成人們習慣的形式直觀地顯示出來，以便查看。 現(xiàn)在 顯示器的產品很多，如熒光數碼管、半導體、顯示器、液晶顯示和輝光數碼管等。 它們被廣泛地應用在各種數字設備中。 數顯的顯示方式一般有三種，一是重疊式顯示，二是點陣式顯示，三是分段式顯示。 重疊式顯示：它是將不同的字符電極重疊起來，要顯示某字符，只需使相應的電極發(fā)亮即可，如熒光數碼管就是 利用重疊式顯示 。 點陣式顯示：利用一定的規(guī)律進行排列、組合，顯示不同的數字。例如火車站里顯示列車車次、始發(fā)時間的顯 示就是利用點陣方式顯示的。 分段式顯示：數碼由分布在同一平面上的若干段發(fā)光的筆劃組成。如電子手表、數字電子鐘的顯示就是 利 用分段式顯示。 LED 七段式數字顯示器分為共陰極和共陽極兩種。使用共陰極數碼管時，公共陰極需要接地， a～ g由相應的輸出為 1的七段譯碼器輸出驅動。使用共陽極數碼管時， 本科畢業(yè)設計說明書（論文） 第 14 頁 共 36 頁 公共陽極接電源， a～ g由相應的輸出為 0的七段譯碼器輸出驅動。 在 整個 電路圖中所用的顯示器 都 是共陰極形式，陰極必須接地。 LED 的管腳功能圖如圖 。 圖 LED管腳圖 根據圖 LED數碼管內部結構，管腳 3跟管腳 8 只要一腳選擇接地，管腳 6 不接，其余管腳 分別對應了 a～ g 的顯示管，同時 顯示管的 管腳也分別連接到譯碼器中的 1 1 1 1 14 管腳。 共陰極 數碼管結構 如圖 所示 。 根據圖 所顯示的內部結構可以看出顯示管一腳共同接地。 共陽極 數碼管結構 如圖 所示 。 b c d e f g h a 圖 共陽極 +Vcc a b c d e f g h 圖 共陰極 a b c d e f g 10 1 22 32 42 52 62 72 82 92 本科畢業(yè)設計說明書（論文） 第 15 頁 共 36 頁 根據圖 所顯示的內部結構可以看出 顯示管一腳共同 接正電源 。 555 定時 器 555 定時器是應用非常廣泛的中規(guī)模集成電路 ,外接幾個阻容元件 ,可以方便地構成單穩(wěn)態(tài)、多諧振動器、施密特觸發(fā)器等各種電路，主要用于信號產生、變換、控制與檢測電路中 [6]。 555 定時器的 內部結構 如圖 所示。 根據圖 組成，主要 由比較器 CC2，基本 RS 觸發(fā)器和集電極開路的放電三極管 T 等組成。管腳圖如圖 所示。 圖 555管腳圖 根據圖 所示， 各個 管腳 功能 說明： 1 腳：芯片的地端； 2 腳：芯片的觸發(fā)輸入端； 555 8 7 6 5 1 2 3 4 5 C 1 C 2 4 5k 5k T 5k R D 復位 8 V CC 6 2 7 V o 輸出端 V I C 控制電壓 V I 1 閾值輸入 V I 2 觸發(fā)輸入 V 放電端 1 3 圖 555定時器原理圖 本科畢業(yè)設計說明書（論文） 第 16 頁 共 36 頁 3 腳：芯片的輸出端； 4 腳：芯片的復位端； 5 腳：芯片的控制電壓輸入端； 6 腳：芯片的閾值輸入端； 7 腳：芯片的放電端； 8 腳：芯片的電源端。 555 定時器功能取決于比較器，當在復位端加上低電平，無論其它輸入狀態(tài)如何，輸出電壓立即被置成低電平。正常工作時，必須將其處于高電平。 當控制電壓不作用時，比較器 C C2的參考電壓分別是CCV3CCV31。 當 1IV CCV32， 2IV CCV31時，比較器 C1 的輸出為低電平，比較器 C2 的輸出為高電平，基本 RS觸發(fā)器被置 0， T導通，輸出為低電平。 當 1IV CCV32， 2IV CCV31時，比較器 C1的輸出為高電平，比較器 C2的輸出為低電平，基本 RS觸發(fā)器被置 1， T截止，輸出為高電平。 當 1IV CCV32， 2IV CCV31時，基本 RS 觸發(fā)器 R=1， S=1，觸發(fā)器狀態(tài)保持不變，電路保持原狀態(tài)。 當 1IV CCV32， 2IV CCV31時，基本 RS 觸發(fā)器 R=0， S=0，觸發(fā)器狀態(tài)都為 1，輸出為高電平 ,同時 T 截止。 555 定時器功能表如表 所示。 表 555定時器功能表 輸入 輸出 備注 復位 RD VI1 VI2 Vo T 當控制電壓輸入端 VCO外接電壓時，表中 32 VCC應用 VCC代替， 31 VCC應用 21 VCC代替。 0 0 導通 1 32 VCC 31 VCC 0 導通 1 32 VCC 31 VCC 不變 不變 1 32 VCC 31 VCC 1 截止 1 32 VCC 31 VCC 1 截止 從 555功能表及其原理圖可見，只要在 其相關的輸入端輸入相應的信號就可得到各種不同的電路，例如多諧振蕩器、史密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器等 [16]。 本科畢業(yè)設計說明書（論文） 第 17 頁 共 36 頁 4 整體電路硬件設計方案 一般在設計之前都會有幾種方案的備選， 在 本次設計中，需要一個整體的設計方案， 必須 根據實際情況和條件因素，選擇最適合本次設計 的硬件電路研究 方案。 數字計數器設計思想 要想構成 倒計時數字顯示系統(tǒng) ，首先應選擇一個脈沖源 —— 能自動地產生穩(wěn)定的標準時間脈沖信號。 所以需要設計適合于本次設計的脈沖信號， 即“秒脈沖信號”（頻率為 1Hz）， 輸出的秒脈沖信號到計數器中進行計數。由于計時 的規(guī)律是： 60 秒 為 1分， 60 分 為 1小時， 24 小時 為 1天，就需要分別設計 60 進制 計數器 ， 24 進制計數器，還需要設計天數倒計式的計數器 。各計數器輸出信號經譯碼器 譯碼后輸入 到數字顯示器， 使“天”、 “時”、“分”、“秒”得以數字顯示出來。 值得注意的是：任何記時裝置都有誤差，因此應考慮校準時間電路