【正文】 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 根據(jù)表 可以得出這樣的結(jié)論： 輸入端全為 1，輸出端才為 0；只要有一個輸 ＆ ＆ ＆ Vcc GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 本科畢業(yè)設(shè)計說明書（論文） 第 7 頁 共 36 頁 入端為 0，輸出端就為 1。 74LS20 集成芯片 74LS20 芯片是 4 輸入雙與非門 ， 其內(nèi)部結(jié)構(gòu)如圖 所示。 根據(jù)結(jié)構(gòu)圖 可以看出， 74LS20 芯片內(nèi)部由 2 個 4 輸入 與非門組成，管腳 7接地，管腳 14接 Vcc。 74LS20 邏輯功 能如表 所示。 表 74LS20邏輯功能表 輸入 輸出 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 ＆ ＆ Vcc GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 圖 74LS20結(jié)構(gòu)圖 本科畢業(yè)設(shè)計說明書（論文） 第 8 頁 共 36 頁 根據(jù)表 ： 輸入端全為 1時，輸出端才為 0；只要有一個輸入端為 0，輸出端就為 1。 74LS04 集成芯片 74LS04 芯片是 6 反相器 ， 其 內(nèi)部結(jié)構(gòu)如圖 所示。 圖 74LS04結(jié)構(gòu)圖 根據(jù)結(jié)構(gòu)圖 ， 74LS04芯片內(nèi)部由 6個非門組成，管腳 7 接地，管腳14 接 Vcc。 74LS04 邏輯功 能如表 所示。 表 74LS00邏輯功能表 輸入 輸出 0 1 1 0 根據(jù)表 可以得出這樣的結(jié)論： 輸入端為 1 時，輸出端為 0；輸入端為 0，輸出端就為 1。 74LS51 集成芯片 74LS51 是 23/22輸入端 雙與或非門 ，其內(nèi)部結(jié)構(gòu)如圖 所示。 1 Vcc GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 1 1 1 1 1 本科畢業(yè)設(shè)計說明書（論文） 第 9 頁 共 36 頁 圖 74LS51結(jié)構(gòu)圖 根據(jù)結(jié)構(gòu)圖 ， 74LS04 芯片內(nèi)部由 2 個 與或 非門組成，管腳 7接地，管腳 14 接 Vcc。 74LS51 邏輯功 能如表 所示。 表 74LS51邏輯功能表 輸入 輸出 A B C D E F G H I J Y 所有為 H L 所有為 H L 所有為 H L 所有為 H L 任一個為 L 任一個為 L 任一個為 L 任一個為 L H 根據(jù)表 ， H表示高電平， L 表示低電平，表示不定 。 74LS48 BCD七段譯碼器 /驅(qū)動器 在 倒計時顯示系統(tǒng) 中， 所要實現(xiàn)的目的是 用 七段顯示數(shù)碼管顯示出時間和天數(shù)。顯示器件的種類很多，而用來顯示驅(qū) 動譯碼器有各種不同的規(guī)格 。 譯 碼器也是一個多輸入、多輸出的組合邏輯電路。它的工作是把給定的代碼進行“翻譯”，變成相應的狀態(tài)，使輸出通道中相應的一路有信號輸出。 譯碼器在數(shù)字系統(tǒng)中有廣泛的 應用， 不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)字分配，存儲器尋址和組合控制信號Vcc A B C D E Y J I H G F NC GND 本科畢業(yè)設(shè)計說明書（論文） 第 10 頁 共 36 頁 等。譯碼器可以分為通用譯碼器和顯示譯碼器兩大類。在 本次設(shè)計 中 所 用 到 的譯碼器是共陰極譯碼器 74LS48，用 74LS48 把輸入的 8421BCD 碼 ABCD 譯成七段輸出 a～ g，再由七段數(shù)碼管顯示相應的數(shù)。 74LS48 七段譯碼器 /驅(qū)動器是一種功能較全的顯示譯碼器，輸出高電平有效，用來 驅(qū)動共陰極顯示器 [7]。它的管腳分布圖如圖 所示。 圖 74LS48譯碼器 根據(jù)圖 可以看出，管腳 6 分別對應輸入信號的 A、 B、 C、 D，管腳 1 1 1 1 14分別對應輸出到數(shù)碼管中的 a～ g 腳。 74LS48 的功能表如表 所示。 表 74LS48的功能表 功能 或數(shù)字 輸入 輸出 LT RBI D C B A BI/RBO a b c d e f g 滅燈 0 0 0 0 0 0 0 0 試燈 0 1 1 1 1 1 1 1 1 動態(tài)滅零 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 0 2 1 0 0 1 0 1 1 1 0 1 1 0 1 3 1 0 0 1 1 1 1 1 1 1 0 0 1 4 1 0 1 0 0 1 0 1 1 0 0 1 1 5 1 0 1 0 1 1 1 0 1 1 0 1 1 6 1 0 1 1 0 1 1 0 1 1 1 1 1 7 1 0 1 1 1 1 1 1 1 0 0 0 0 8 1 1 0 0 0 1 1 1 1 1 1 1 1 9 1 1 0 0 1 1 1 1 1 1 0 1 1 10 1 1 0 1 0 1 0 0 0 1 1 0 1 11 1 1 0 1 1 1 0 0 1 1 0 0 1 12 1 1 1 0 0 1 0 1 0 0 0 1 1 13 1 1 1 0 1 1 1 0 0 1 0 1 1 14 1 1 1 1 0 1 0 0 0 1 1 1 1 15 1 1 1 1 1 1 0 0 0 0 0 0 0 BI/RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 74LS48 本科畢業(yè)設(shè)計說明書（論文） 第 11 頁 共 36 頁 在這要說明的是 BI/RBO 是一個特殊的端鈕，有時用作輸入，有時用作輸出。 由 74LS48 的功能表可以看出，為了增強器件的功能，設(shè)置了一些輔助控制端。下面交介紹這些控制端的功能。 （ 1） 滅燈輸入 BI/RBO 當 BI/RBO 作為輸入使用，且 BI=0，數(shù)碼管七段全滅，與譯碼器信號輸入無關(guān)。 （ 2）試燈輸入端 LT 當 LT=0 時，數(shù)碼管的七段全亮，與輸入的譯碼信號無關(guān)。該輸入端可用來檢查 74LS48及 數(shù)碼管 的好壞。 （ 3）動態(tài)滅零輸入端 RBI 當 LT=1， RBI=0，且譯碼輸入全為 0 時，該位輸出不 顯示，即 0 字被熄滅。當譯碼輸入非 0時，則正常顯示。 （ 4）動態(tài)滅零輸出端 RBO BI/RBO 作為輸出使用時，受控于 LT 和 RBI。當 LT=1，且 RBI=0， RBO=0，輸入代碼 DCBA=0000 時， RBO=0。若 LT=0 或者 LT=1 且 RBI=1，則 RBO=1。該端主要用于顯示多位數(shù)字時，多個譯碼器之間的連接。 74LS160 集成芯片 集成十進制同步加法計數(shù)器 74LS160、 74LS162的引腳排列圖、邏輯功能示意圖與74LS16 74LS163相同。不同的是， 74LS160和 74LS162是十進制同步加法計數(shù)器，而74LS161和 74LS163是 4位二進制（ 16進制）同步加法計數(shù)器。此外， 74LS160和 74LS162的區(qū)別是， 74LS160采用的是異步清零方式，而 74LS162采用的是同步清零方式。 在本次設(shè)計中主要采用 74LS160芯片， 其引腳排列圖如圖 。 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 Vcc GND MR PE C Q0 Q1 Q2 D0 CP D1 D2 D3 CEP Q3 CET 圖 74LS160引腳圖 本科畢業(yè)設(shè)計說明書（論文） 第 12 頁 共 36 頁 根據(jù)圖 ，管腳 8接地，管腳 16接高電平， 管腳 11 1 14為輸出信號，一般此 4個輸出信號對應譯碼器中的 7管腳。管腳 2為 CP信號輸入脈沖， 15腳為進位脈沖信號。 在本次設(shè)計中管腳 6做接地處理。74LS160功能表如表 。 表 74LS160功能表 MR PE CET CEP 工作模式 L 清零 H L