【正文】 出。 表 74LS51邏輯功能表 輸入 輸出 A B C D E F G H I J Y 所有為 H L 所有為 H L 所有為 H L 所有為 H L 任一個(gè)為 L 任一個(gè)為 L 任一個(gè)為 L 任一個(gè)為 L H 根據(jù)表 ， H表示高電平， L 表示低電平，表示不定 。 表 74LS00邏輯功能表 輸入 輸出 0 1 1 0 根據(jù)表 可以得出這樣的結(jié)論： 輸入端為 1 時(shí)，輸出端為 0；輸入端為 0，輸出端就為 1。 表 74LS20邏輯功能表 輸入 輸出 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 ＆ ＆ Vcc GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 圖 74LS20結(jié)構(gòu)圖 本科畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（論文） 第 8 頁(yè) 共 36 頁(yè) 根據(jù)表 ： 輸入端全為 1時(shí)，輸出端才為 0；只要有一個(gè)輸入端為 0，輸出端就為 1。 表 74LS10邏輯功能表 輸入 輸出 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 根據(jù)表 可以得出這樣的結(jié)論： 輸入端全為 1，輸出端才為 0；只要有一個(gè)輸 ＆ ＆ ＆ Vcc GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 本科畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（論文） 第 7 頁(yè) 共 36 頁(yè) 入端為 0，輸出端就為 1。 74LS10 集成芯片 74LS10 芯片是 3輸入端 3與非門(mén) ， 其內(nèi)部結(jié)構(gòu)如圖 所示。 74LS00 集成芯片 74LS00 芯片是 2 輸入端四與非門(mén) ， 其內(nèi)部結(jié)構(gòu)如圖 所示。 （ 3）按照電路的結(jié)構(gòu)和工作原理的不同分類(lèi) 數(shù)字電路可分為組合邏輯電路和時(shí)序邏輯電路兩類(lèi)。 （ 3）對(duì)組成數(shù)字電路的元器件的精度要求不高，只要在工作時(shí)能夠可靠地區(qū)分 0和 1兩種狀態(tài)即可 [12]。 十進(jìn)制、二進(jìn)制、十六進(jìn)制數(shù)制對(duì) 照表如表 。第二，儲(chǔ)存和傳遞可靠。例如十進(jìn)制數(shù) 1995 可寫(xiě)成展開(kāi)式： 1995=1*103+9*102+9*101+5*100 二 進(jìn)制 二進(jìn)制數(shù)的特點(diǎn)是 “逢二進(jìn)一”，只有 0， 1兩個(gè)數(shù)碼。 BCD碼是用 4位二進(jìn)制代碼代表 1位十進(jìn)制數(shù)的編碼，有多種 BCD碼形式，最常用的是 8421BCD碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱(chēng)為進(jìn)位計(jì)數(shù)制，簡(jiǎn)稱(chēng)進(jìn)位制。 設(shè)計(jì)要求指標(biāo) 在整個(gè)系統(tǒng)中，設(shè)計(jì)指標(biāo)非常重要，能否達(dá)到指標(biāo)，就能 說(shuō)明所設(shè)計(jì)的產(chǎn)品是否合格 的關(guān)鍵 。 倒計(jì)時(shí)系統(tǒng) 電路是由主體電路和 部分電路兩部分 構(gòu)成，在整個(gè)倒計(jì)時(shí)系統(tǒng) 中，基本功能部分由主體電路實(shí)現(xiàn)，校準(zhǔn) 功能 由 部 分 電路實(shí)現(xiàn)。 其中倒計(jì)時(shí)數(shù)字 系統(tǒng) 分為兩部分， 一 部分是 實(shí)現(xiàn)時(shí)、分、秒計(jì)時(shí)的功能的作用 ， 另外一部分是 實(shí)現(xiàn)日期的倒 計(jì) ，起到倒 計(jì) 時(shí)顯示功能 的作用 。 Multisim軟件仿真元器件多，大約一萬(wàn)六千多個(gè)，其中包含各種信號(hào)源庫(kù)、基本元件庫(kù)、晶體二極管庫(kù)、晶體三極管庫(kù)、運(yùn)放庫(kù)、 TTL器件庫(kù)、 CMOS器件庫(kù)、單元邏輯器件庫(kù)及可編程邏輯器件庫(kù)、數(shù)字模擬混合庫(kù)、指示元件庫(kù)、雜散元器件庫(kù)、數(shù)學(xué)控制模型庫(kù)、機(jī)電元件庫(kù)。學(xué)會(huì)制作 倒計(jì)時(shí) 系統(tǒng) ， 可以 進(jìn)一步的了解各種中小規(guī)模集成 電路的作用 并掌握 實(shí)用方法 和 各種組合邏輯電路與時(shí)序電路的原理與使用方法 。為了能在 設(shè)計(jì) 電路實(shí)現(xiàn)之前， 了解 環(huán)境因素對(duì)電路的影響， 我們可以 利用電腦輔助 軟件 進(jìn)行電路模擬與分析 設(shè)計(jì) ，并進(jìn)行輸入與輸出信號(hào)響應(yīng)的驗(yàn)證，可 以 有效地節(jié)省產(chǎn)品開(kāi)發(fā)的時(shí)間與成 本 。 因此，本文利用了 multisim 軟件進(jìn)行了電路仿真。 Multisim 軟件 的應(yīng)用 EDA技術(shù)是現(xiàn)代電子工業(yè)中不可缺少的一項(xiàng)技術(shù)，是電類(lèi)專(zhuān)業(yè)學(xué)生就業(yè)的基本條件之一。仿真儀器儀表使用方便，約束條件少。 本科畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（論文） 第 2 頁(yè) 共 36 頁(yè) 2 設(shè)計(jì)目的和要求指標(biāo) 設(shè)計(jì)任何產(chǎn)品，都要有每個(gè)產(chǎn)品的設(shè)計(jì)目的和要求指標(biāo)，這樣在設(shè)計(jì)的時(shí)候，就能夠圍繞著目的和指標(biāo)進(jìn)行有效的設(shè)計(jì)。 校準(zhǔn)電路 的作用非常關(guān)鍵，其作用 是在時(shí)間不準(zhǔn)的情況下，進(jìn)行及時(shí)的校正并能設(shè)置正確時(shí)間 參數(shù) 。在本次設(shè)計(jì)中，所要實(shí)現(xiàn)的指標(biāo)為：能夠正確數(shù)字顯示所有的時(shí)間參數(shù)；利用 555 定時(shí) 器制作一個(gè)產(chǎn)生標(biāo)準(zhǔn)頻率 1Hz的脈沖信號(hào)電路；分與 秒的計(jì)數(shù)要求為 60進(jìn)制，時(shí)的計(jì)數(shù)要求為 24 進(jìn)制，天的計(jì)數(shù) 方式 要求為 遞減 功能；并且在電路中的天、時(shí)、分能夠 實(shí)現(xiàn) 快速的校準(zhǔn) [4]。 日常生活中，最常用的進(jìn)位 數(shù)制是十進(jìn)制。 倒計(jì)時(shí)顯示系統(tǒng) 設(shè)計(jì)用到的計(jì)數(shù)器只識(shí)別二進(jìn)制數(shù) [2]。從二進(jìn)制數(shù)的特點(diǎn)可以看到它具有的優(yōu)點(diǎn)。第三，運(yùn)算簡(jiǎn)便，所以在計(jì)算機(jī)中都使用二進(jìn)制數(shù)。 本科畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（論文） 第 4 頁(yè) 共 36 頁(yè) 表 數(shù)制對(duì)照表 十進(jìn)制數(shù) 二進(jìn)制數(shù) 十六進(jìn)制數(shù) 0 0000 0 1 0001 1 2 0010 2 3 0011 3 4 0100 4 5 0101 5 6 0110 6 7 0111 7 8 1000 8 9 1001 9 10 1010 A 11 1011 B 12 1100 C 13 1101 D 14 1110 E 15 1111 F 數(shù)字電路 的特點(diǎn)與分類(lèi) 在本次設(shè)計(jì)中 ， 主要 采用的 是 中小規(guī)模 集成 器件，設(shè)計(jì)中的每 部分?jǐn)?shù) 字電路 都有不同的特點(diǎn) ， 根據(jù)不同的設(shè)計(jì)原 理 ，數(shù)字電路還可為多種類(lèi)型。 本科畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（論文） 第 5 頁(yè) 共 36 頁(yè) 數(shù)字電路的分類(lèi) （ 1） 按集成度分類(lèi) 數(shù)字電路可分為小規(guī)模（ SSI， 每片數(shù)十器件）、中規(guī)模（ MSI，每片數(shù)百器件）、大規(guī)模（ LSI，每片數(shù)千器件）和超大規(guī)模（ VLSI，每片器件數(shù)目大于 1萬(wàn)）數(shù)字集成電路。組合邏輯電路沒(méi)有記憶功能，其輸出信號(hào)只與當(dāng)時(shí)的輸入信號(hào)有關(guān)，而與電路以前的狀態(tài)無(wú)關(guān)。 圖 74LS00結(jié)構(gòu) 圖 根據(jù)結(jié)構(gòu)圖 ，其內(nèi)部結(jié)構(gòu) 由 4個(gè) 2輸入 與非門(mén)組成，管腳 7 接地，管腳14 接 Vcc。 三個(gè)輸入端有一個(gè)為 0，則輸出 端 為 1，只有全部輸入 端 為 1，輸出 端 才為 0。 74LS20 集成芯片 74LS20 芯片是 4 輸入雙與非門(mén) ， 其內(nèi)部結(jié)構(gòu)如圖 所示。 74LS04 集成芯片 74LS04 芯片是 6 反相器 ， 其 內(nèi)部結(jié)構(gòu)如圖 所示。 74LS51 集成芯片 74LS51 是 23/22輸入端 雙與或非門(mén) ，其內(nèi)部結(jié)構(gòu)如圖 所示。 74LS48 BCD七段譯碼器 /驅(qū)動(dòng)器 在 倒計(jì)時(shí)顯示系統(tǒng) 中， 所要實(shí)現(xiàn)的目的是 用 七段顯示數(shù)碼管顯示出時(shí)間和天數(shù)。 譯碼器在數(shù)字系統(tǒng)中有廣泛的 應(yīng)用， 不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)字分配，存儲(chǔ)器尋址和組合控制信號(hào)Vcc A B C D E Y J I H G F NC GND 本科畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（論文） 第 10 頁(yè) 共 36 頁(yè) 等。它的管腳分布圖如圖 所示。 由 74LS48 的功能表可以看出，為了增強(qiáng)器件的功能，設(shè)置了一些輔助控制端。該輸入端可用來(lái)檢查 74LS48及 數(shù)碼管 的好壞。當(dāng) LT=1，且 RBI=0， RBO=0，輸入代碼 DCBA=0000 時(shí)， RBO=0。不同的是， 74LS160和 74LS162是十進(jìn)制同步加法計(jì)數(shù)器，而74LS161和 74LS163是 4位二進(jìn)制（ 16進(jìn)制）同步加法計(jì)數(shù)器。管腳 2為 CP信號(hào)輸入脈沖， 15腳為進(jìn)位脈沖信號(hào)。 74LS192 集成芯片 74LS192是雙時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與 74193相同。在本次設(shè)計(jì)中管腳 15不做處理。 LED 顯示器 在數(shù)字系統(tǒng)中， 經(jīng)常 需要將數(shù)字、文字和符號(hào)的二進(jìn)制編碼 以 成人們習(xí)慣的形式直觀地顯示出來(lái)，以便查看。 重疊式顯示：它是將不同的字符電極重疊起來(lái)，要顯示某字符，只需使相應(yīng)的電極發(fā)亮即可，如熒光數(shù)碼管就是 利用重疊式顯示 。如電子手表、數(shù)字電子鐘的顯示就是 利 用分段式顯示。 在 整個(gè) 電路圖中所用的顯示器 都 是共陰極形式，陰極必須接地。 根據(jù)圖 所顯示的內(nèi)部結(jié)構(gòu)可以看出顯