基于epp模式的數(shù)據(jù)采集卡系統(tǒng)設計(編輯修改稿)
2025-07-13 14:13 本頁面
【文章內(nèi)容簡介】 圖21 數(shù)據(jù)/地址寫周期時序 圖22 數(shù)據(jù)/地址讀周期時序 2．3 EPP端口寄存器EPP接口除了保留SPP的3個端口寄存器以外，還新增了5個端口寄存器，如表22[7]所示。表22EPP寄存器定義地 址端口名稱方 向基地址+0SPP數(shù)據(jù)端口寫基地址+1EPP狀態(tài)端口讀基地址+2EPP控制端口寫基地址+3EPP地址端口讀/寫基地址+4EPP地址端口讀/寫基地址+5EPP數(shù)據(jù)端口讀/寫基地口+6未定義（32位傳輸）讀/寫基地址+7未定義（32位傳輸）讀/寫表23[7] EPP狀態(tài)端口寄存器WAITINTRUSER1USER2USER3TMOUTWAIT：Wait狀態(tài)位（1有效）；INTR：中斷請求狀態(tài)位（1有效）；USER1～USER3：用戶自定義；TMOUT：保留（）超時標志位（）。表24[7] EPP控制端口寄存器DIRIRQENASTRBINITDSTRBWRITEDIR：方向位（1輸入，0輸出）；IRQEN：中斷使能位（1有效）；ASTRB：地址選通位（0有效）；INIT：初始化（1有效）；DSTRB：數(shù)據(jù)選通位（0有效）；WRITE：讀/寫狀態(tài)位（0：寫，1：讀）圖23[4] 并口外型連接圖nW為讀寫輸出信號nWrite，nD為數(shù)據(jù)輸出信號nDatastb，nA為地址輸出信號。ADC0809芯片性能特點介紹ADC0809是一個逐次逼近型的A/D 轉(zhuǎn)換器,外部供給基準電壓。單通道轉(zhuǎn)換時間116us；分辨率為8 位,帶有三態(tài)輸出鎖存器,轉(zhuǎn)換結(jié)束時,可由CPU 打開三態(tài)門,讀出8 位的轉(zhuǎn)換結(jié)果。有8 個模擬量的輸入端,可引入8 路待轉(zhuǎn)換的模擬量。ADC0809 的數(shù)據(jù)輸出結(jié)構(gòu)是內(nèi)部有可控的三態(tài)緩沖器,所以它的數(shù)字量輸出信號線可以與系統(tǒng)的數(shù)據(jù)總線直接相連。內(nèi)部的三態(tài)緩沖器由OE 控制,當OE 為高電平時,三態(tài)緩沖器打開,將轉(zhuǎn)換結(jié)果送出。當OE 為低電平時,三態(tài)緩沖器處于阻斷狀態(tài),內(nèi)部數(shù)據(jù)對外部的數(shù)據(jù)總線沒有影響。因此,在實際應用中,如果轉(zhuǎn)換結(jié)束,要讀取轉(zhuǎn)換結(jié)果,則只要在OE 引腳上加一個正脈沖,ADC0809 就會將轉(zhuǎn)換結(jié)果送到數(shù)據(jù)總線上。其芯片電路圖如圖31[5]所示，內(nèi)部邏輯結(jié)構(gòu)圖如圖32[5]所示。圖31 ADC0809封裝圖圖32 ADC0809內(nèi)部結(jié)構(gòu)圖 設計要求與原理本設計的主要目的是通過學習計算機并行接口的EPP通信協(xié)議掌握數(shù)據(jù)采集卡的設計原理與方法，因此必須對計算機接口通信進行充分理解，以及掌握數(shù)據(jù)采集的方法與原理。本設計的參數(shù)與要實現(xiàn)的功能如下：8路模擬信號輸入；輸入177。5V的電壓；采集卡的存儲器容量為64kb；觸發(fā)方式采用軟件觸發(fā)；采樣頻率為100Khz，采用查詢方式；如果存儲器的內(nèi)存存儲滿后，通過計算機并口把存儲器的內(nèi)容讀入計算機。 設計原理采集卡的原理圖如圖41所示，其工作原理如下：（1） 首先輸入模擬信號通過采集卡的模擬部分，該部分主要由運算放大器構(gòu)成，可對信號進行放大并將雙極性信號轉(zhuǎn)換成單極性信號以便于A/D轉(zhuǎn)換器輸入。（2） 信號經(jīng)A/D轉(zhuǎn)換器模數(shù)轉(zhuǎn)換后輸出8位數(shù)字信號，經(jīng)鎖存器后輸入到RAM暫時存儲。由于計算機在并口工作方式下數(shù)據(jù)傳送速率不是太快，因此大多在數(shù)據(jù)采集卡上設計RAM，將數(shù)據(jù)暫時存放在采集卡上，待一次采集結(jié)束后將數(shù)據(jù)從采集卡的存儲器讀入到計算機。（3） 地址發(fā)生器為存儲器提供地址信號，當數(shù)據(jù)存取滿后，地址發(fā)生器將產(chǎn)生一個觸發(fā)脈沖，該觸發(fā)脈沖一是關斷時鐘產(chǎn)生電路的時鐘輸出，二是通知計算機可以將存儲器中的數(shù)據(jù)通過總線緩沖器讀入到計算機中。（4） 所有控制信號的輸入和輸出都通過時序邏輯控制部分進行。由于在數(shù)據(jù)采集過程中計算機需要對采集的某些過程進行控制，因此需要輸出控制信號到外設。計算機也需要知道外設的狀態(tài)，因此需要將外設的某些狀態(tài)信號輸入到計算機。（5） 時鐘產(chǎn)生和控制電路主要由石英晶體振蕩電路和時鐘控制部分組成，石英晶體振蕩電路產(chǎn)生時鐘信號；時鐘控制部分主要控制時鐘的關斷、設置A/D轉(zhuǎn)換器和地址發(fā)生器的時鐘延時。模擬信號模擬部分A/D轉(zhuǎn)換器鎖存器存儲器地址發(fā)生器 時序 邏輯控制控制信號輸出狀態(tài)信號輸入 數(shù)據(jù)緩沖器并 口 總 線時鐘產(chǎn)生控制電 路時鐘控制時鐘輸出 圖41 采集卡的原理方框圖采集卡的各個模塊設計一般傳感器的輸出信號都比較微弱，要將該微弱信號轉(zhuǎn)換成有用的信號以便于后期使用，就要加入信號調(diào)理電路，其作用是進行信號放大和去除干擾等。模擬部分主要由運算放大電路組成，包括反向比例放大電路和加法電路，如圖51所示。比例放大電路主要對輸入信號進行適當放大，由圖51中運算放大器U1成。由于一般的A/D轉(zhuǎn)換器要求正極性電壓輸入，因此需要把雙極性信號轉(zhuǎn)換成單極性信號，此處采用一個加法電路來實現(xiàn)，就是用一個負信號電源加在圖51中的運放U2的輸入端構(gòu)成。 圖51 模擬信號放大電路 A/D轉(zhuǎn)換電路本設計中所使用的A/D轉(zhuǎn)換電路芯片是ADC0809，ADC0809是一種8路輸入單片模數(shù)轉(zhuǎn)換器件，采用逐位逼近式A／D轉(zhuǎn)換原理，它的輸出輸人接口全部為TTL電平，數(shù)據(jù)輸出口線為三態(tài)，可以直接接到微機系統(tǒng)總線上，而無需另加I／O接口芯片。將數(shù)據(jù)采集卡的模擬部分經(jīng)過放大輸出的信號通過A/D轉(zhuǎn)換器后，輸出8位數(shù)字信號并由鎖存器鎖存，由于A/D轉(zhuǎn)換器ADC0809有8路輸入，所以可以進行8路采集。ADDA，ADDB，ADDC三個管腳用來選擇輸入的信道。ADC0809在本設計電路中主要信號引腳連接說明如下： 模擬信號輸入IN0～IN7： IN0IN7 為八路模擬電壓輸入線，加在模擬開關上，工作時采用時分割的方式，輪流進行A/D 轉(zhuǎn)換，在電路中用來作為模擬信號的輸入端。 地址輸入和控制線 ：地址輸入和控制線共4 條，其中ADDA、ADDB 和ADDC 為地址輸入線，用于選擇IN0IN7 上哪一路模擬電壓送給比較
畢業(yè)設計相關推薦
鄂ICP備17016276號-1