基于dsp的數(shù)據(jù)采集系統(tǒng)設(shè)計(編輯修改稿)
2025-07-24 17:14 本頁面
【文章內(nèi)容簡介】 第一級采樣完畢時，時鐘發(fā)生翻轉(zhuǎn)，第一級進入保持狀態(tài)而第二級開始采樣工作。時鐘結(jié)構(gòu)如圖：第一級第二級clkClk時鐘 MAX1200的分級時鐘在第二級進入保持狀態(tài)第三級開始對第二級放大差值電壓信號量化時，處于采樣狀態(tài)的第一級或者停止工作，或者對下一個信號進行采樣,可以看出在一個時鐘周期內(nèi)，整條流水線可以完成一次轉(zhuǎn)換。經(jīng)過這樣的各級處理后，最終把經(jīng)過每一級轉(zhuǎn)換后的信號并行輸出就得到高精度的數(shù)字信號，在并行輸出時流水線前幾級要長短不同的延時以達(dá)到各級同時刻輸出。 MAX1200與TMS320F240的連接MAX1200模數(shù)轉(zhuǎn)換器對視頻信號進行采集轉(zhuǎn)換為數(shù)字信號后需要送到TMS320F240中進行濾波等前端處理，MAX1200與TMS320F240的接口電路如圖：TMS320F240與MAX1200的連接電路MAX1200采用+5v單端模擬電源供電，其電壓的穩(wěn)定值上下起伏不能超過5%，其D0到D7輸出數(shù)據(jù)的低八位引腳和D8到D15輸送數(shù)據(jù)的高八位引腳分別于TMS320F240的D0到D15數(shù)字信號輸入通道引腳相連，由于不需要再用TMS320F240進行模數(shù)轉(zhuǎn)換，所以它的ADC0到ADC15模擬輸入通道引腳全部閑置。MAX1200的數(shù)據(jù)有效時鐘引腳連接到TMS320F240的可屏蔽中斷引腳信號輸入INT1上。MAX1200的ST_CAL自校準(zhǔn)觸發(fā)數(shù)字輸入端與TMS320F240的IO2端口相連，當(dāng)IO2端口發(fā)送有效信號時，STCAL=1，MAX1200開始自校準(zhǔn)。校準(zhǔn)結(jié)束時，MAX1200的校準(zhǔn)結(jié)束標(biāo)志位ENDCAL輸送有效信號1到MAX320F240的IO3 space端口，以告訴dsp，MAX1200已完成校準(zhǔn)開始進行模數(shù)轉(zhuǎn)換任務(wù)，dsp做出相應(yīng)的應(yīng)答準(zhǔn)備接受數(shù)字信號。其它OE為輸出時能端，OE=1時D0D15處于接通狀態(tài)輸出信號。 DSP核心模塊 TMS320F240芯片TMS320F240為TI公司的集成度高，功能強大的定點式數(shù)字信號處理芯片，采用加強型的哈佛結(jié)構(gòu)，具有非?？斓倪\算速度，適合于應(yīng)用到高速的數(shù)字信號處理系統(tǒng)中。TMS320F240 包括CPU內(nèi)核、PLL時鐘、ADC轉(zhuǎn)換模塊、SCI（串行通信接口）模塊、SARAM（單端口）存儲器模塊、SPI（串行外部設(shè)備接口）模塊、CAN（控制器區(qū)域網(wǎng)）模塊、WD（看門狗定時器）模塊、FLASH EEROM（flash存儲器）模塊、外部存儲器接口模塊、數(shù)字I/O空間模塊、JTAG測試端口模塊、事件管理器EVA和時間管理器EVB模塊。 TMS320F240內(nèi)核TMS320F240內(nèi)核包括1個CALU（中央算術(shù)邏輯單元）、兩個ACC（累加器）、ISCALE(輸入數(shù)據(jù)定標(biāo)移位器)、PSCALE（乘積定標(biāo)寄存器）、OSCALE(輸出數(shù)據(jù)定標(biāo)寄存器)、PREG（乘積定標(biāo)移位器）、IMR(中斷屏蔽寄存器)、IFR（中斷標(biāo)志寄存器）、多個MUX(復(fù)用器)等，其主要內(nèi)部存儲器包括3個總計為544字的DARAM(雙端口存儲器)B0、BB2等。 FLASH/ROM存儲模塊 該存儲模塊共有32K字用來提供永久的程序存儲空間，該存儲模塊也叫EEPROM，即電可擦除可編程只讀存儲器，它可對程序進行擦除寫入，因此可以多次進行不同用途的使用。它的外部引腳接口如圖：Flash/Rom存儲器TP1 TP2VCCP FLASH/ROM存儲器引腳VCCP為第58號電壓輸入引腳，在FLASH存儲器進行編程或?qū)懭氤绦驎r，它的電壓值為5V。TP1和TP2分別為第60、63號陣列測試引腳，DSP正常工作時處于閑置狀態(tài)。 I/O空間模塊該模塊負(fù)責(zé)與外部設(shè)備或存儲器進行數(shù)據(jù)交換，例如與外部設(shè)備通信，在電機的數(shù)據(jù)采集和控制系統(tǒng)中該端口可以向繼電器發(fā)送控制信號并對繼電器進行切斷和聯(lián)通控制。該部分的外部引腳圖如下：I/O空間模塊Port A(07) IOPA(07)Port B(07) IOPB(07)Port C(07) IOPC(07)Port D(0) IOPD(0)Port E(07) IOPE(07)Port F(07) IOPF(07) I/O空間引腳該模塊引腳與其他引腳共享，其中226號IOPA0、 IOPA1引腳與SCI引腳復(fù)用，23號 IOPA2引腳與XINT引腳復(fù)用，879 號IOPAIOPA4引腳與CAP和QEP引腳復(fù)用，75 號IOPA5引腳與CAP引腳復(fù)用，554 號IOPAIOPA7引腳與PWM引腳復(fù)用；54440號 IOPB(0、3)引腳與PWM引腳復(fù)用，118 號IOPBIOPB5引腳與TPWM和TCMP復(fù)用，137 號IOPBIOPB7引腳分別與TDLIA、TCLKIN復(fù)用；19號IOPC0引腳與W/R復(fù)用，119號IOPC1與BIO復(fù)用，32號IOPCIOPC3引腳與SPISIM引腳復(fù)用，35號IOPC4與STICLK復(fù)用，33號IOPC5引腳與SPISTL復(fù)用，770號IOPCIOPC7引腳與CAN輸出輸入復(fù)用；73號IOPD0引腳與CLKOUT復(fù)用；6655438號IOPE(6)引腳與PWM復(fù)用，88號IOPE7引腳與CAP和QEP復(fù)用；81號IOPF0引腳與CAP和QEP復(fù)用，69號IOPF1引腳與CAP復(fù)用，6號IOPFIOPF3引腳與TCMP和TPWM復(fù)用，2號IOPF4引腳與TDIRB復(fù)用，126號IOPF5與TCLKIN復(fù)用，131號IOPF6引腳專用。當(dāng)外部存儲器訪問I/O空間時,IS、DS、PS都處于低電平有效狀態(tài)。 外部存儲器接口模塊該模塊包括64K字程序存儲空間，64K字?jǐn)?shù)據(jù)存儲空間和64K字的I/O空間，但是該接口模塊可以與外部存儲器芯片連接以擴展芯片的外部存儲空間，它的引腳圖如下：64x3Kx16位外部存儲器接口D0D15A0A15R/WPS DS ISRDSTRBREADYWEVIS OEENA 144W/R/IOPC0 外部存儲器接口引腳DSP的80、7776665554443331號引腳分別為該模塊A0A15 16位地址總線的弟n（n=015）位引腳；DSP的第12113131313141112227號引腳分別為該模塊D0D15 16位數(shù)據(jù)總線的第n（n=015）位引腳；當(dāng)PS(程序空間選通)和STRB外部存儲器訪問選通處于低電平有效時，DSP才開始訪問外部存儲器。 PLL時鐘模塊該模塊可以為內(nèi)部個器件提供時鐘，而且還可以為外部其他電路輸出時鐘。但該模塊由于沒有晶振或諧振器不能自己產(chǎn)生基準(zhǔn)時鐘，必須通過外部提供的較低頻率時鐘合成為片內(nèi)時鐘，通常接入外部晶振或陶瓷諧振器來提供片內(nèi)時鐘頻率，也可以用外部的時鐘源器
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1