微機(jī)原理_多路搶答器設(shè)計(jì)論(編輯修改稿)
2025-07-12 05:25 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 搶答器主要組成 本搶答器主要由四部分組成： ① Intel 8086 處理器； ② 8255A 可編程并行接口芯片； ③ 8253 可編程計(jì)數(shù)芯片； ④ 數(shù)碼管以及按鈕開(kāi)關(guān)。 搶答器的工作原理 ① 通過(guò) 8255 芯片接收來(lái)自 按鈕 的信息，將該信息送入 8086 CPU，由 CPU 判斷是哪個(gè)按鍵按下； ② 8086 CPU 將判斷出的按鍵信息轉(zhuǎn)換為 7 段顯示碼，并通過(guò) 8255 芯片發(fā)送到 7段 數(shù)碼管 顯示； ③ 同時(shí) 8086 CPU將一個(gè)發(fā)聲信號(hào)通過(guò) 8253芯片送到揚(yáng)聲器發(fā)聲； ④ 當(dāng)一位選手搶答成功后，此時(shí)其他選手再按下按鍵不會(huì)產(chǎn)生任何作用， 只有 當(dāng)按下復(fù)位鍵后，才 能 進(jìn)行下一輪搶答。 西安建筑科技大學(xué)課程設(shè)計(jì)（論文） 第 3 頁(yè) 共 17 頁(yè) 2 硬件設(shè)計(jì)原理 電路圖設(shè)計(jì) 下圖 21為本次 課設(shè) 設(shè)計(jì)的 電路原理圖 。 圖 21 搶答器電路 原理圖 如圖 21，在這次課程設(shè)計(jì)中，我們用到了 Intel 8086 處理器芯片、 3 片 74273 芯片、一片 74154 芯片、一片 8255A 芯片、一片 8253 芯片、 8 個(gè)按鈕開(kāi)關(guān)、一個(gè)數(shù)碼管以及若干邏輯電路。其中 8086 處理器用于運(yùn)行匯編語(yǔ)言程序，實(shí)現(xiàn)邏輯功能； 8255A芯片用 于接收來(lái)自開(kāi)關(guān)的信號(hào)送給 CPU、送出 CPU 給予數(shù)碼管的信號(hào)； 8253 芯片用于接收來(lái)自 CPU 的信號(hào)使揚(yáng)聲器發(fā)聲。 在本電路中， 8086 處理器的地址線先連接總線，再通過(guò)總線連接到 74273 芯片、 74154 芯片、 8255A 芯片、 8253 芯片。 8255A芯片以及 8253 芯片再與數(shù)碼管、開(kāi)關(guān)、揚(yáng)聲器連接。 為 8255A 分配的四個(gè)端口地址分別為 A 口： 0000h、 B 口：0002h、 C 口： 0004h、控制口： 0006h。 8253 的各端口地址：通道0： 0200h、通道 1： 0202h、通道 2： 0204h、控制口 0206h 各 個(gè)芯片具體的介紹與在本次 課設(shè) 中的使用方法見(jiàn)下節(jié)。 西安建筑科技大學(xué)課程設(shè)計(jì)（論文） 第 4 頁(yè) 共 17 頁(yè) 電路中各芯片介紹 Intel 8086 處理器 圖 22 是在 Proteus 仿真軟件中的 8086 處理器。 圖 22 Proteus仿真軟件中的 8086 結(jié)合圖片簡(jiǎn)單介紹 8086 各引腳的功能： A16~A19/S3~S6：分時(shí)復(fù)用的地址 /狀態(tài)線； AD15~AD0： 8086 地址和數(shù)據(jù)總線的分時(shí)復(fù)用 AD7~AD0： 8088 地址和數(shù)據(jù)總線的分時(shí)復(fù)用 ALE：地址鎖存信號(hào)，輸出 BHE：總線高位使能信號(hào)，三態(tài)輸出線 DT/R：數(shù)據(jù)傳送方 向控制信號(hào)，輸出 DEN：數(shù)據(jù)總線有效控制信號(hào)，輸出 WR：寫(xiě)控制信號(hào)，輸出 RD：讀控制信號(hào)，輸出 M/IO（ IO/M）： CPU 區(qū)分當(dāng)前操作是訪問(wèn)存貯器還是訪問(wèn) I/O端口的三態(tài)輸出控制線 NMI(NonMaskable Interrupt)：非屏蔽中斷請(qǐng)求輸入信號(hào)。邊沿觸發(fā)，正跳變有效。當(dāng) CPU 檢測(cè)到 NMI 有一個(gè)正沿觸發(fā)的信號(hào)以后， CPU 執(zhí)行完當(dāng)前指令便響應(yīng)非屏蔽中斷請(qǐng)求。非屏蔽中斷是不受中斷允許標(biāo)志 IF 的影響的，不能用軟件進(jìn)行屏蔽。用于西安建筑科技大學(xué)課程設(shè)計(jì)（論文） 第 5 頁(yè) 共 17 頁(yè) 處理緊急事務(wù)。 INTR(Interrupt Request)： 可屏蔽中斷請(qǐng)求輸入信號(hào)，高電平有效。 如果 INTR 信號(hào)有效， 當(dāng) CPU 的中斷允許標(biāo)志 IF＝ 1時(shí)， CPU 結(jié)束當(dāng)前指令后，響應(yīng) INTR 中斷。 INTA：中斷響應(yīng)信號(hào)， CPU 對(duì)的 INTR 的響應(yīng) 。在響應(yīng)過(guò)程中，輸出兩個(gè)負(fù)脈沖。 HOLD：向 CPU提出保持請(qǐng)求信號(hào) ,高電平有效 HLDA： CPU 對(duì) HOLD 請(qǐng)求的響應(yīng)信號(hào)，高電平有效 。 TEST：執(zhí)行 WAIT 指令時(shí)，每 5 個(gè)時(shí)鐘周期采樣該管腳一次，若為 1 繼續(xù)等待，為 0 則結(jié)束等待，執(zhí)行下一條指令。通過(guò)該引腳可使主處理器和協(xié)處理器的操作保持同步。 CLK：時(shí)鐘信號(hào)輸入端 ，系統(tǒng)通過(guò)該引腳向 CPU 提供內(nèi)部定時(shí)信號(hào) ,定時(shí)信號(hào)一般由時(shí)鐘發(fā)生器 8284 輸出。 8086 的標(biāo)準(zhǔn)工作時(shí)鐘頻率為 5MHz。 READY(Ready)：準(zhǔn)備就緒輸入信號(hào)，高電平有效。為了 CPU能和不同速度的存儲(chǔ)器或 I/O接口進(jìn)行連接， 設(shè)計(jì)了 READY信號(hào)。為 1時(shí)，被訪問(wèn)部件準(zhǔn)備就緒；為 0時(shí)，被訪問(wèn)部件未準(zhǔn)備就緒。 RESET:復(fù)位信號(hào)，輸入，高電平有效 .信號(hào)有效時(shí)， CPU 結(jié)束當(dāng)前操作并對(duì)標(biāo)志寄存器 FLAG 、 IP、 DS、 SS、 ES 及指令隊(duì)列清零，并將 CS 設(shè)置為 FFFFH。 當(dāng)復(fù)位信號(hào)撤除時(shí)，（即電平由高變低時(shí)） CPU 從 FFFF0H 開(kāi)始執(zhí)行程序。 這也是 8086 系統(tǒng)程序的起始地址，即開(kāi)機(jī)后程序的起始位置。一般的 8086 系統(tǒng)，將系統(tǒng)程序固化在 ROM 中， ROM 的地址應(yīng)包含 FFFF0H. VCC： +5V 電源輸入引腳。 GND：接地端 MN/MX：工作模式選擇輸入線，當(dāng) MN/MX=1 時(shí)，選擇最小模式；當(dāng) MN/MX=0 時(shí)，選擇最大模式。 可編程并行接口芯片 8255A 圖 23 是 Proteus 仿真軟件中的 8255A 芯片。結(jié)合圖 23 簡(jiǎn)單介紹 8255A 芯片的各引腳功能： PA7~PA0： A口的 8 條 I／ O 線。 8條 線只能同時(shí)作為輸入或輸出，不能分開(kāi)使用，可設(shè)置成雙向口，也只有 A 口允許這樣做。 PB7~PB0： B口的 8 條 I／ O 線。不可以設(shè)置成雙向口，其它作用和 A 口一樣。 PC7~PC0： C 口的 8條 I／ O線。
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1