verilog-數(shù)字鐘課程設(shè)計(jì)(編輯修改稿)
2025-07-11 11:11 本頁面
【文章內(nèi)容簡介】 minute_g = 0。 else minute_s = minute_s + 1。 end R2=0。 end else if(cout_1) begin second_g=0。 second_s=0。 if(minute_g==9) begin if(minute_s==5) minute_g = 0。 else minute_s = minute_s + 1。 end end end assign cout_2=(((minute_g==9)amp。amp。(minute_s==5)amp。amp。(cout_1==1))||((minute_g==9)amp。amp。(minute_s==5)amp。amp。(S2==1)))?1:0。 always @(posedge clk) //時(shí)個(gè)位顯示 begin if(~reset) begin hour_g = 0。 end else if(R1==1) begin if(hour_g==9) hour_g = 0。 else if((hour_s==2)amp。amp。(hour_g==3)) hour_g = 0。 else begin hour_g = hour_g+ 1。 end R1=0。 end else if(cout_2) begin second_g=0。 second_s=0。 minute_g=0。 minute_s=0。 if(hour_g==9)
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1