【文章內容簡介】 運行過程中耗能較少。首先，MOS 晶體管在電路中是 “ 關 ” 的狀態(tài)，不消耗能量，不像雙極型晶體管那樣在電路中一直要保持 “ 開 ” 的狀態(tài)，從而會產生熱。其次， MOS 晶體管作為控制電壓的器件，在運行的過程中 ， 需要的能量比較低。 MOS 晶體管可以實現(xiàn)快速，經濟的固態(tài)存儲器的功能，但是早期的金屬柵型 MOS 晶體管有較大的漏電流，而且其參數(shù)也不 易控制。盡管如此， MOS 晶體管本身的優(yōu)點仍然促進了 MOS 存儲器電路的發(fā)展。其優(yōu)點就是尺寸小，在一定的空間內可以做更多的器件，而且切換速度相對較快。由于 MOS 元器件優(yōu)點是密度比較大，所以相鄰元件之間的絕緣隔離區(qū)域就比較小。不同的絕緣隔離設計便應用而生。 結隔離 如果兩個晶體管或者其他的兩個器件互相毗鄰，它們會因為短路而不工作。為了把不同的元器件隔離開來，外延層（ EPI）雙極型結構誕生了。 從 P 型晶片開始的，在 P 型晶片上進行 N 型擴散。在 N 型擴散之后，在晶片的表面沉積上一層 N 型的外延層，這樣一來，就把 N 型擴散的區(qū)域 。 埋伏 。 在外延層下面。眾所周知， N 型區(qū)域叫做 。 buriedlayer。 或是晶體管的 。 埋層 。 。它的作用就是：當電流從基極出來流向晶片表面集電極時，給集電極電流提供一個低電阻的通道。外延層沉積之后，將其氧化并且在埋層的兩邊各開一個孔。同時要進行 P 型摻雜步驟，并使其達到P 型晶片的表面。這個摻雜步驟將外延層孤立成一個 “ N 型小島 ” ，因為它的每邊（ P 型摻雜區(qū)）和底部（ P 型晶片）都被 P 型摻雜所包圍。每個 。 孤島 。 上所形成的元器件就被相互隔離開了（如圖 21）。因為連在電路中的 PN 結處于反向模式狀態(tài)，所以每個元第 3 章 隔離技術的工藝及發(fā)展 器 件是相互絕緣的。也就是說沒有電路流過 PN 結。這種設計叫做 。 結隔離（ junction isolation） 。 或者 。 摻雜結隔離（ doped junction isolation） 。 。 圖 21 顯示外延層和隔離的雙極電路的截面 介電質隔離 在高輻射的環(huán)境中，摻雜的結會產生電子或者空穴，從而會破壞結的功能。這不僅會使元器件失效，而且這種輻射還會淹沒對摻雜區(qū)的保護。因此產生了介電質隔離。 圖 32 介電質隔離 這種工藝開始是把晶片的表面刻蝕成 （ pocket） 或者溝槽（如圖 32）?？涛g之后 ：“ pocket” 的邊緣被氧化，而且在 “ pocket” 里面填入多晶硅。下一步就是把晶片翻轉過來，將晶片打磨一直到露出氧化層為止。 經過這些步驟之后，晶片的表面就變成被氧化物絕緣層 “ pocket” 隔開的原始的單晶硅。 電路元器件就做在單晶硅的 “ pocket”中，每一個 “ pocket” 都被三邊的二氧化硅層所包圍。在正常的條件或者在有輻射的環(huán)第 3 章 隔離技術的工藝及發(fā)展 境中，二氧化硅的介電的性質都可以保護漏電流。 局部氧化隔離（ LOCOS）工藝 結隔離占用了寶貴的晶片表面面積，而介電質隔離也消耗了晶片的面積而且還需要增添額外的工藝步驟。另一種方 法是局部氧化隔離工藝（如圖 33）。這種工藝就是在晶片的表面沉積一層氮化硅，然后在進行刻蝕?；钚云骷⒃诘杷_定的區(qū)域生成。對部分凹進區(qū)進行氧化。由于氧氣不能穿過氮化硅，所以只有暴露在外面的硅才可能被氧化。 生成的二氧化硅中的硅來自與晶片的表面，由于二氧化硅的密度比硅要小，所以有二氧化硅層的區(qū)域要比原始的硅晶片表面稍微高一些。 相對與晶片表面來說，只是部分凹陷。經過氧化之后，要把氮化硅去掉，只留下空閑區(qū)用來生成電器件。這種局部氧化隔離工藝備受人們歡迎，因此被廣泛應用。 圖 33 局部氧化隔離工藝 在 MOS 晶體管之間由于不共享電器件，所以它在一定程度上有自我隔離，但是器件會存在漏電流，特別是當空間變小時。所以有必要進行隔離來阻止漏電流。這種結構一般叫做 “ 隧道停止 ” 。 對于這種 MOS 晶體管之間的隔離，人們更傾向于使用局部氧化隔離技術。然而在局部氧化隔離技術中，在氮化硅邊緣生長的 。 鳥嘴（ bird’ s beak） 。 （如圖 34）是一個亟待解決的問題。這個 。 鳥嘴 。 占用了實際的空間，增大了電路的體積。在性能方面，在氧化過程中，對晶片產生應力破壞。這種應力是因為氮化硅和硅之間熱膨脹性能不同而造成的。解決 應力的辦法就是在氮化硅的下面生長一層薄的氧化硅。我們稱它為 “ 墊子氧化層 ” 。 第 3 章 隔離技術的工藝及發(fā)展 圖 34 鳥嘴的形成 圖 35 “ SWAMI” 工藝 如何使 “ 鳥嘴 ” 達到最小，如何降低活性器件區(qū)的應力，促使了局部氧化隔離工藝發(fā)生了許許多多的變更。其中就包含由 Hewlett Packard（如圖 35）開發(fā)的 SWAMI 工藝， 這種工藝開始時與標準的局部氧化隔離工藝是一樣的。在淀積氮化硅和 “ 墊子氧化 ”層（ pad oxide）之后，用定位敏感的刻蝕劑刻蝕出溝道。在 100定向的材料上，溝道壁成 60176。角，以減少硅的應力。然后，再生長一層可以減緩應力的氧化層（ SRO）和提供等角覆蓋的氮化硅層。在刻蝕之前，再淀積一層由低壓氣相沉淀而成的氧化層。這個氧化層是為了保護氮化硅的，以防止它被刻蝕掉。最后再生成場氧化層。氮化硅層的長度控制這鳥嘴的界限。再去掉最初的氮化硅層和減緩應力的氧化層以及第二層氮化硅，只留下比較平坦的晶片表面來做器件。 第 3 章 隔離技術的工藝及發(fā)展 圖 36 淺溝槽隔離工藝（ STI） 在 MOS 電路中，常用到溝道 隔離，也叫淺溝槽隔離（ STIshallow trenchisolation）就是解決由標準的局部氧化隔離帶來的 “ 鳥嘴 ” 問題。淺溝槽隔離工藝（ STI）如圖 36 所示，下一節(jié)將重點介紹。 淺溝槽隔離（ STI）工藝 簡介 隨著半導體工藝的發(fā)展，器件尺寸越來越小，這就要求在有限的晶片表面上做盡可能多的器件。但無論如何改進局部氧化絕緣工藝都不能將 “ 鳥嘴 ” 的長度降低到 以下，由此，淺溝槽隔離（ STI）工藝被廣泛應用并飛速發(fā)展。 淺溝槽隔離技術 (STI)技術起源于 80 年代 ， 由于它的高成本和工藝的不成熟 性 ， 直到最近一兩年才被人們所接受 。 該工藝是一種完全平坦的 、 完全無 “ 鳥嘴 ” 現(xiàn)象的新型隔離技術 。 淺溝槽隔離 (STI)技術完全回避了高溫工藝 。嚴格保證器件有源區(qū)的面積 。硅基板表面與隔離介質表面完全在同一平面上 ； 改善了最小隔離間隔和結電容 。 同時 ， 低溫工藝也可以潛在地增加產量 ， 降低成本 。 這些優(yōu)點使得 STI 隔離成為深亞微米時代器件不可或缺的隔離技術 。 淺溝槽隔離技術是在襯底上制作晶體管有源區(qū)之間的隔離區(qū)的一種工藝 ， 能有效保證 N 型和 P 型摻雜區(qū)域能徹底隔斷 。 傳統(tǒng)的器件結構使用本征氧化隔離技術 ， 本征氧化隔離技術在 N 型和 P 型摻雜 區(qū)域間通過擴散氧化的方法使 Si 材 氧化成 2SiO ， 2SiO 利用絕緣的特性做到 N 型和 P 型摻雜區(qū)域的隔離 。 淺溝槽隔離技術在 N第 3 章 隔離技術的工藝及發(fā)展 型和 P 型摻雜區(qū)域中先將 Si 刻蝕掉 ， 形成一個淺溝槽 ， 然后在溝槽中填入絕緣的物質 ，達到隔離的目的 。 淺溝槽隔離技術比傳統(tǒng)的本征氧化隔離技術 ， 可以減少電極間的漏電流 ， 承受更大的擊穿電壓 。 由于 Si 刻蝕速率遠大于 Si 的氧化速率 ， 所以對產能有著很大的促進 。 但由于硅集成電路設計的多樣性 ， 所以 對淺溝槽隔離的要求也隨著產品的設計有諸多變化 ， 主要表現(xiàn)在淺溝槽的