【正文】 用 2SiO 絕緣的特性做到 N 型和 P 型摻雜區(qū)域的隔離 。 生長一層氧化物 ， 這層氧化物將作為隔離層保護有源區(qū)在去掉氮化物的過程中免受化學沾污 。 這些等離子體成分通過物理刻蝕 ， 化學刻蝕將硅片上定義為隔離區(qū)的硅移走 。 生長氮化硅的工藝技術與 Loc0S 隔離工藝中所生長氮化硅的工藝完全相同 。 這些產(chǎn)物可以在 溝壑刻蝕時形成正梯形 。 它是利用一些高 ph 值的研磨漿液來研磨晶圓的表面使其平坦化 。實際上 ， 孤立的 !窄的圖形結構上的研磨速率比密集排列或?qū)拸V區(qū)域的圖形結構上研磨速率要快 。同時在淺溝槽隔離（ STI）工藝中，淺溝槽是采用各向異性的干刻蝕的方法得 到的，而且溝槽垂直向下，可以減小晶圓表面硅的消耗，對縮小器件尺寸和提高電路密度有很大的幫助。在 65 納米以下的更先進的工藝節(jié)點中深寬比（ AR）將大于 6： 1，這對于使用高密度等離子體化學氣相沉積工藝去得到好的空隙填充來說將越來越困難。 中華民族作為世界上最聰明和勤勞的民族之一 ， 相信通過我們的努力 ， 一定會重新走在世界的最前沿 。 最后 ， 我要感謝我的爸爸 !媽媽 ， 我的家人 ， 這篇論文的完成與他們對我學業(yè)始終如一的關心 !理解 !幫助和支持是密不可分的 。 另外 ， 還要感謝在三年的 大學 生活中給我許多幫助和關心的學校領導和老師 。 因為歷史的原因 ， 中國的晶圓代工產(chǎn)業(yè)只算是剛剛起步 ， 與世界性的晶圓代工公司無論在技術上 ， 還是在規(guī)模上面 ， 還有一段不小的距離 。今后的發(fā)展不論在技術的本身或設備的結構上都是多樣化的，而且仍然是方興未艾。 優(yōu)化氮化硅的過研磨量 ， 并結合隨后的利用熱磷酸去除氮化硅時對溝壑氧化膜的影響 ， 將會得到理想的表面形態(tài) 。 在此限度內(nèi)通過優(yōu)化氮化硅在 CMP 后的殘留厚度 ， 來獲得精確的場區(qū)圖形 。 雖然 CMP 已應用在電子工業(yè)中 ， 但其物理和化學的工藝機理還不是很清楚 。 理想的刻蝕后的溝壑形狀是一個正梯形 ， 傾斜度范圍為 7589 度 。 氧化和氮化硅生長 氮化硅的主要作用是作為介質(zhì)二氧化硅填充后進行 CMP 研磨的停止層 。 刻 蝕機利用大功率的射頻能量在真空反應腔中將氟基或氯基的氣體離化 。 淺溝槽隔離刻蝕步驟 淺溝槽隔離刻蝕步驟分 4 個主要步驟完成 :隔離氧化層成長 ， 氮化物淀積 ， 光刻掩膜 ， 淺溝槽刻蝕 ： 隔離氧化層成長 硅片到達擴散區(qū)后 ， 進行清洗以除去沾污和氧化 。第 4 章 淺溝槽隔離技術 第 4章 淺溝槽 隔離技術 集成電路的高速發(fā)展，半導體制造技術也不停的進化，現(xiàn)在一般 IC 公司主流的工藝已經(jīng)進入納米級的，而 PN 隔離、介電質(zhì)隔離、局部氧化隔離（ LOCOS）顯然不適用現(xiàn)在的工藝，所以本文主要用 STI 來講述現(xiàn)代隔離技術的工藝方法。 高密度等離子體 HDPCVD 優(yōu)良填充能力正好滿足 STI 對溝壑填充的要求 。 主要是使用兩步刻蝕來形容形成溝壑 ： 一是刻蝕作為 CMP 停止層的表現(xiàn)介質(zhì)層 ； 二是刻蝕硅襯底 。 STI 隔離技術是一種全新的 、 完全不同于傳統(tǒng)的 LOCOS 隔離的新型隔離技術 ， 主要適應極小尺寸器件對極小特征尺寸 、 器件可靠性的要求 。 淺溝槽隔離技術是在襯底上制作晶體管有源區(qū)之間的隔離區(qū)的一種工藝 ， 能有效保證 N 型和 P 型摻雜區(qū)域能徹底隔斷 。但無論如何改進局部氧化絕緣工藝都不能將 “ 鳥嘴 ” 的長度降低到 以下，由此，淺溝槽隔離（ STI）工藝被廣泛應用并飛速發(fā)展。在刻蝕之前，再淀積一層由低壓氣相沉淀而成的氧化層。解決 應力的辦法就是在氮化硅的下面生長一層薄的氧化硅。然而在局部氧化隔離技術中，在氮化硅邊緣生長的 。 生成的二氧化硅中的硅來自與晶片的表面，由于二氧化硅的密度比硅要小，所以有二氧化硅層的區(qū)域要比原始的硅晶片表面稍微高一些。 電路元器件就做在單晶硅的 “ pocket”中，每一個 “ pocket” 都被三邊的二氧化硅層所包圍。 。 孤島 。 或是晶體管的 。 結隔離 如果兩個晶體管或者其他的兩個器件互相毗鄰，它們會因為短路而不工作。 MOS 元件的一個優(yōu)點是在運行過程中耗能較少。這些元器件都是以設計好的工藝流程按一定的次序形成的。 氧化后氧化層表面將高出硅基板表面 ， 高度大約是氧化膜厚度的 55%， 形成一定程度的不平坦表面 ， 給后續(xù)工藝帶來不利影響 。 這樣的器件隔離工藝可以完全消除局部氧化 (LOCOS)隔離工藝所特有的氧化層邊緣的鳥嚎形狀 ， 由此可以形成更小的器件隔離區(qū) 。 同時硅晶片直徑逐漸增大 ， 2021 年以后 ， 直徑 300mm 硅片成為主流產(chǎn)品 。 1945 年 ， BELL 實驗室成立了由肖克萊 、 巴丁和布萊頓三人組成的固體物理研究小組 ， 并于 1949 年由肖克萊提出了結型晶體管理論 。 本課程設計 主要介紹了半導體制造工藝中隔離技術 的作用 和 發(fā)展 ，簡單描述了結隔離、介電質(zhì)隔離、 局部氧化 隔離 工藝 和 淺溝槽隔離 等 常用 隔離技術。 此后半導體器件類型越來越多 ， 如單結晶體管 ， 雙結晶體管等 。 因此在集成電路制造中必須能夠把器件隔離開來 ， 這就需要隔離技術 。第 2 章 隔離技術的原理 第 2章 隔離技術的原理 集成電路按照摩爾定律己經(jīng)發(fā)展了近 40 年 ， 時至今日進入到深亞微米直至納米時代 。 同時 ， STI 隔離技術及工藝方法有了很大的發(fā)展 。在半導體發(fā)展的前 30 年，一般采用雙極型的晶體管和雙極型的電路。 MOS 晶體管可以實現(xiàn)快速，經(jīng)濟的固態(tài)存儲器的功能，但是早期的金屬柵型 MOS 晶體管有較大的漏電流，而且其參數(shù)也不 易控制。在 N 型擴散之后，在晶片的表面沉積上一層 N 型的外延層，這樣一來，就把 N 型擴散的區(qū)域 。它的作用就是：當電流從基極出來流向晶片表面集電極時，給集電極電流提供一個低電阻的通道。也就是說沒有電路流過 PN 結。因此產(chǎn)生了介電質(zhì)隔離。另一種方 法是局部氧化隔離工藝（如圖 33）。這種局部氧化隔離工藝備受人們歡迎，因此被廣泛應用。這個 。其中就包含由 Hewlett Packard（如圖 35）開發(fā)的 SWAMI 工藝， 這種工藝開始時與標準的局部氧化隔離工藝是一樣的。氮化硅層的長度控制這鳥嘴的界限。 淺溝槽隔離 (STI)技術完全回避了高溫工藝 。 淺溝槽隔離技術比傳統(tǒng)的本征氧化隔離技術 ， 可以減少電極間的漏電流 ， 承受更大的擊穿電壓 。 氧化和生長氮化硅的主要作用是作為介質(zhì)二氧化硅填充后進行 CMP 研磨的停止層 。 在 STI 的隔離工藝中 ， 是靠填充在有源區(qū)之間的氧化硅介質(zhì)層來實現(xiàn) 。 STI 隔離對于改善器件隔離性能 、減小器件尺寸 、 以及平坦化工藝等方面的優(yōu)越性已被越來越多的人們所認識 。 由于 Si 的氧化速率很慢 ， 且形成的氧化結很淺 ， 在器件結構越來越小 ， 功率越來越大的今天 ， 擴散氧化的方法很難滿足隔離的要求 。 氮化物淀積 硅片被放入高溫的低壓化學氣相淀積設備 。 每一步刻蝕工藝完成后 ， 硅片都要去膠并在一系列化學試劑中清洗 。 在此之前利用熱氧化生長的氧化膜 ， 厚度大約 15nm 左右 ， 主要是為了緩解硅基板與氮化硅膜之間的應力匹配 ，起到緩沖作用 。 但是有一個缺點 ， 這些產(chǎn)物可能覆蓋在等離子體反應器的其他表面 ，第 4 章 淺溝槽隔離技術 帶來工藝穩(wěn)定性和塵埃等方面的問題 。 在研磨液和被研磨的介質(zhì)物之間存在一些化學反應 ， 極薄的表面層被氫基化后 ， 被隨后的機械研磨所去除 。 研磨凹凸不平的晶圓表面 ， 突起部分所承受的壓力遠高于凹陷部分所承受的壓力 ， 因而 ， 突起部分的研磨較快 。在沉積淺溝槽隔離薄膜時，應用的是化學氣相沉積工藝方法，第 4 章 淺溝槽隔離技術 一般