隔離技術(shù)的研究與應(yīng)用課程設(shè)計-預(yù)覽頁
【正文】 ............................................................................................................ 20 致 謝 ........................................................................................................................................ 21 第 1 章 緒 論 第 1章 緒 論 集成電路工藝技術(shù)概述 當今的人類社會已經(jīng)進入了信息時代 ， 信息技術(shù)的發(fā)展可謂是日新月異 ， 以一日千里這樣一個不可思議的速度向前飛速發(fā)展著 ， 這樣一個飛速發(fā)展的基石 ， 是集成電路芯片的制造 。 1950 年 ， 結(jié)型晶體管制造成功 。 1959 年 ，科爾申請了專利 ， 首度提出集成電路的思想 。 元件內(nèi)刻線寬度也由 縮減至 、 65nm 及 45nm 工藝也逐漸進入量產(chǎn) ， 金屬層數(shù)由 5~6 層向更多層數(shù)的目標邁進 ， 器件的尺寸也越來越小 ， 因此對硅晶片表面平整度的要求也隨著集成電路技術(shù)的飛速發(fā)展變得越來越高 。 然而由于這種工藝在隔離區(qū)會形成鳥嘴 ， 減少了有源區(qū)的有效長度 ， 這就大大降低了器件的集成密度 。 目前淺溝槽隔離主要采用高濃度等離子體 (High Density PlasmHDP)來淀積 2SiO 薄膜 。 當其特征線寬縮小到 微米以下乃至進入納米階段后 ， 傳統(tǒng)的本征氧化隔離技術(shù)已不能適應(yīng)器件電氣特性及小尺寸的要求 ， 成為影響器件性能的制約因素 。 再者 ， 氧化生長時 ， 橫向的氧化生長將向器件的有源區(qū)延伸 ， 形成所謂的 “ 鳥嘴 ” 現(xiàn)象 ，“ 鳥嘴 ” 的出現(xiàn) ， 不但占據(jù)了一定的有源區(qū)面積 ， 而且在極小尺寸下 ， 使得漏電流問題越來越突出 ， 極大地影響到器件 的性能 。 淺溝槽隔離技術(shù) STI(Shallow Trench Isolation)的出現(xiàn)正是適應(yīng)了這種要求 。一 般來 說，工藝流程的設(shè)計都是圍繞著晶體管進行的。雙極型晶體管 的這些性質(zhì)恰好適用于邏輯電路、放大電路和轉(zhuǎn)換電路（這些都是半導(dǎo)體工業(yè)最早的產(chǎn)品）。首先，MOS 晶體管在電路中是 “ 關(guān) ” 的狀態(tài)，不消耗能量，不像雙極型晶體管那樣在電路中一直要保持 “ 開 ” 的狀態(tài)，從而會產(chǎn)生熱。其優(yōu)點就是尺寸小，在一定的空間內(nèi)可以做更多的器件，而且切換速度相對較快。為了把不同的元器件隔離開來，外延層（ EPI）雙極型結(jié)構(gòu)誕生了。 在外延層下面。 埋層 。同時要進行 P 型摻雜步驟，并使其達到P 型晶片的表面。 上所形成的元器件就被相互隔離開了（如圖 21）。 結(jié)隔離（ junction isolation） 。 圖 21 顯示外延層和隔離的雙極電路的截面 介電質(zhì)隔離 在高輻射的環(huán)境中，摻雜的結(jié)會產(chǎn)生電子或者空穴，從而會破壞結(jié)的功能?？涛g之后 ：“ pocket” 的邊緣被氧化，而且在 “ pocket” 里面填入多晶硅。在正常的條件或者在有輻射的環(huán)第 3 章 隔離技術(shù)的工藝及發(fā)展 境中，二氧化硅的介電的性質(zhì)都可以保護漏電流。活性器件將在氮化硅所確定的區(qū)域生成。 相對與晶片表面來說，只是部分凹陷。所以有必要進行隔離來阻止漏電流。 鳥嘴（ bird’ s beak） 。 占用了實際的空間，增大了電路的體積。我們稱它為 “ 墊子氧化層 ” 。在 100定向的材料上，溝道壁成 60176。這個氧化層是為了保護氮化硅的，以防止它被刻蝕掉。 第 3 章 隔離技術(shù)的工藝及發(fā)展 圖 36 淺溝槽隔離工藝（ STI） 在 MOS 電路中，常用到溝道 隔離，也叫淺溝槽隔離（ STIshallow trenchisolation）就是解決由標準的局部氧化隔離帶來的 “ 鳥嘴 ” 問題。 淺溝槽隔離技術(shù) (STI)技術(shù)起源于 80 年代 ， 由于它的高成本和工藝的不成熟 性 ， 直到最近一兩年才被人們所接受 。硅基板表面與隔離介質(zhì)表面完全在同一平面上 ； 改善了最小隔離間隔和結(jié)電容 。 傳統(tǒng)的器件結(jié)構(gòu)使用本征氧化隔離技術(shù) ， 本征氧化隔離技術(shù)在 N 型和 P 型摻雜 區(qū)域間通過擴散氧化的方法使 Si 材 氧化成 2SiO ， 2SiO 利用絕緣的特性做到 N 型和 P 型摻雜區(qū)域的隔離 。 但由于硅集成電路設(shè)計的多樣性 ， 所以 對淺溝槽隔離的要求也隨著產(chǎn)品的設(shè)計有諸多變化 ， 主要表現(xiàn)在淺溝槽的深度 ， 淺溝槽的側(cè)壁的角度 。 在極小尺寸下 ， 要求場區(qū)和有源區(qū)的面積非常小 ； 同時 ， 對器件的漏電流也極為敏感 。 生長氮化硅的工藝技術(shù)與LOCOS 隔離工藝中使用的生長氮化硅的工藝完全相同 。 目前 ， 高端的刻蝕技術(shù)把這兩個刻蝕步驟綜合在一起 ， 以提高生產(chǎn)性和降低成本 。 在 HDPCVD 二氧化硅填充前 ， 先利用熱氧化在刻蝕后的溝壑表面生長一層薄氧化膜 。 二氧化硅 CMP 是平坦化技術(shù)的一個飛躍 ， 真正實現(xiàn)了器件制造中 的完全平坦化 。 特別是對于深亞微米器件 ， STI 隔離相對于 LOCOS 隔離的優(yōu)越性更顯著 。 淺溝槽隔離技術(shù) (ST 工 )在半導(dǎo)體器件中的作用 圖 4l 所示 的結(jié)構(gòu)為一個典型集成電路半導(dǎo)體器件的剖面不意圖 ， STI 在其中的作用是將 N 型和 P 型摻雜區(qū)域徹底隔斷 ， 消除這 2 個摻雜區(qū)間可能存在的漏電流 ， 避免相臨器件間的短路發(fā) 生。 淺溝槽隔離技術(shù)比傳統(tǒng)的本征氧化隔離技術(shù) ， 絕緣層可以更深 ， 可以減少電極間的漏電流 ， 承受更大的擊穿電壓 。 經(jīng)過漂洗和甩干之后 ， 硅片進入高溫氧化設(shè)備 。 光刻掩膜 硅片從擴散區(qū)轉(zhuǎn)移到光刻區(qū)后 ， 在涂膠 /顯影機中經(jīng)歷一系列的工藝步驟 ， 最終由第 4 章 淺溝槽隔離技術(shù) 光刻機將特定掩膜的圖形直接刻印在涂膠的硅片上 。 射頻能量分解分子 ， 離化原子 ， 使反應(yīng)腔中充滿了多種等離子體成分 。 在極小尺寸下 ， 要求場區(qū)和有源區(qū)的面積非常小 。 它的厚度由 CMP 的研磨不均一性和過研磨的量所決定 ， 其膜厚大約在 120~150nm。 STI 刻蝕形狀的控制是一個很重要的工程 。 通常用來控制溝壑形狀的方法是利用 CLZ， HBr 和 2O等刻蝕氣體 ， 他們被認為在被用作硅刻蝕時可以產(chǎn)生聚合體產(chǎn)物 。 刻蝕時的產(chǎn)物將重新淀積在溝壑的側(cè)壁 ， 重新淀積的數(shù)量將決定梯形的傾斜度 。 在 CMP 過程中 ， 同時 存在化學(xué)反應(yīng)過程和機械研磨過程 ， 二者共同占據(jù)主導(dǎo)地位 。 當溝壑填充的氧化膜的 CMP 速率與氮化硅的 CMP 速率相當時 ，則氮化硅 CMP 后的表面與溝壑填充的氧化硅大約在同一平面上 。 有源區(qū)的氧化層必須被拋去 ， 以使其下部的氮化硅膜暴露出來 ， 并與溝壑中的氧化膜處于同一平面 。 優(yōu)化研磨漿液和研磨機械系統(tǒng) ， 將有利于克服此缺陷 。 由于在淺溝槽隔離工藝中沉積的二氧化硅薄膜致密性比較好，因此 能夠滿 足對器件的高隔離要求。重點了解了 STI。 在更先進的 CMOS 技術(shù)中，淺溝槽隔離（ STI）工藝由使用高密度等離子體化學(xué)氣相沉積工藝或使用基于臭氧 /四乙基原硅酸鹽化學(xué)品的熱化學(xué)氣相沉積工藝沉積的二氧化硅薄膜組成。與高密度等離子體化學(xué)氣相沉積工藝相比，高深寬比工藝據(jù)說將橫向應(yīng)力引入到淺溝槽中。 可以說是中國的晶圓代工還有很長的一段路要走 ， 還需要政府的大力支持 ， 半導(dǎo)體業(yè)界的不斷努力 。 在論文完成之際 ， 首先衷心感謝我的導(dǎo)師在百忙中對本文的選題 、 論文的各階段的寫作均嚴格把關(guān)并給出了具體的指導(dǎo) ， 使本論文得以順利完成 。 正是在所有的人的關(guān)愛之下 ， 我才能順利完成碩士階段的課程學(xué)習(xí)及論
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1