【正文】 ............................................................................................................................ 19 參考文獻 .................................................................................................................................. 20 致 謝 ........................................................................................................................................ 21 第 1 章 緒 論 第 1章 緒 論 集成電路工藝技術概述 當今的人類社會已經(jīng)進入了信息時代 ， 信息技術的發(fā)展可謂是日新月異 ， 以一日千里這樣一個不可思議的速度向前飛速發(fā)展著 ， 這樣一個飛速發(fā)展的基石 ， 是集成電路芯片的制造 。 在我們的日常工作生活中 ， 像 DVD、 數(shù)字照相機 、 數(shù)字攝像機等家庭 數(shù)碼電器 、個人通信設備 、 個人電腦以及互聯(lián)網(wǎng)的高速發(fā)展和普及 ， 己經(jīng)成為現(xiàn)代人類生活中必不可少的部分 ， 而這一切都離不開一個核心 芯片 ， 集成電路的出現(xiàn)是造成多媒體時代興起的主要原因 。 讓我們回顧一下整個集成電路的誕生過程 ， 在二十世紀初 ， 量子力學的誕生為半導體技術提供了理論基礎 。 1945 年 ， BELL 實驗室成立了由肖克萊 、 巴丁和布萊頓三人組成的固體物理研究小組 ， 并于 1949 年由肖克萊提出了結型晶體管理論 。 1950 年 ， 結型晶體管制造成功 。 1959 年 ， 金屬 氧化物 半導體結構 (MOS)誕生 ， 人們以之為原型于 1962 年制成場效應管 (MOSFET)。 此后半導體器件類型越來越多 ， 如單結晶體管 ， 雙結晶體管等 。 上述種種器件及其工藝的迅猛發(fā)展 ， 促進了集成電路 (IC)的誕生 。 1959 年 ，科爾申請了專利 ， 首度提出集成電路的思想 。 此后 ， 集成電路工藝便成為了主流 ， 并于 1968 年左右進入大規(guī)模集成電路 (LSI)時代 、 此后 ， 隨著集成度的不斷提高 ， 從大規(guī)模集成電路 (LSI)到超大規(guī)模集成電路 (VLSI)時代 ， 直至當今的甚大規(guī)模電路 (ULSI)， 集成電路工藝已進入深亞微米階段 。 近年來 ， 隨著半導體產(chǎn)業(yè)的迅速發(fā)展 ， 半導體晶片不斷地 朝小體積 !高電路密集度 、快速 、 低功耗方向發(fā)展 ， 集成電路現(xiàn)已進入 ULS 亞微米級的技術階段 。 同時硅晶片直徑逐漸增大 ， 2021 年以后 ， 直徑 300mm 硅片成為主流產(chǎn)品 。 元件內(nèi)刻線寬度也由 縮減至 、 65nm 及 45nm 工藝也逐漸進入量產(chǎn) ， 金屬層數(shù)由 5~6 層向更多層數(shù)的目標邁進 ， 器件的尺寸也越來越小 ， 因此對硅晶片表面平整度的要求也隨著集成電路技術的飛速發(fā)展變得越來越高 。 隔離技術簡介 現(xiàn)代的 CMOS 芯片通常在一塊普通的硅襯底材料上集成數(shù)以百萬計的有源器件 (即NMOS 晶體管和 PMOS 晶體管 )， 然后通過特定的連接實現(xiàn)各種復雜的邏輯功能或模擬第 1 章 緒 論 功能 ， 而除了這些特定的功能以外 ， 在電路的設計過程中 ， 通常假設不同的器件之間一般是沒有其他的相互影響的 。 因此在集成電路制造中必須能夠把器件隔離開來 ， 這就需要隔離技術 。 最初的隔離技術采用了局部氧化 (Loeal oxidationor silicon， Loeos)工藝 ， 它具有制作簡單的特點 ，在 的工藝中被廣泛采用 。 然而由于這種工藝在隔離區(qū)會形成鳥嘴 ， 減少了有源區(qū)的有效長度 ， 這就大大降低了器件的集成密度 。 因此隨著器件向深亞微米發(fā)展 ， 這種工藝 漸漸不能滿足各種性能技術上的要求 ， 這就出現(xiàn)了淺溝槽隔離 (STI)技術 。 淺溝槽隔離 (STI)方法實際上就是在硅襯底上位于不同有源器件之間的區(qū)域上刻蝕出溝槽 ， 然后再在這些溝槽中填入 2SiO 材料 。 這樣的器件隔離工藝可以完全消除局部氧化 (LOCOS)隔離工藝所特有的氧化層邊緣的鳥嚎形狀 ， 由此可以形成更小的器件隔離區(qū) 。 目前淺溝槽隔離主要采用高濃度等離子體 (High Density PlasmHDP)來淀積 2SiO 薄膜 。 由于 HDP 具有良好的填 充能力 ， 更好的淀積薄膜特性及更高的產(chǎn)量 ， 所以長久以來 ， 它一直作為首選工藝 。第 2 章 隔離技術的原理 第 2章 隔離技術的原理 集成電路按照摩爾定律己經(jīng)發(fā)展了近 40 年 ， 時至今日進入到深亞微米直至納米時代 。 集成電路發(fā)展的 40 年也是不斷發(fā)展用新技術解決隨著器件不斷縮小所帶來的各種各樣問題的 40 年 。 當其特征線寬縮小到 微米以下乃至進入納米階段后 ， 傳統(tǒng)的本征氧化隔離技術已不能適應器件電氣特性及小尺寸的要求 ， 成為影響器件性能的制約因素 。 隔離技術的原理 所謂的 “ 隔離 ” 是指利用介質材料或反向 PN 結等技術隔離集成電路的有源區(qū)器件 ，從而達到消除寄 生晶體管 ， 降低工作電容和抑制 Latch_up 的目的 。 傳統(tǒng)的本征氧化隔離技術 (Locos)是利用光刻刻蝕技術在硅基板上的氮化硅上開出氧化窗口 ， 利用氮化硅的掩膜作用在大約 1000e 的高溫下對沒有氮化硅覆蓋的場區(qū)進行氧化 。 氧化后氧化層表面將高出硅基板表面 ， 高度大約是氧化膜厚度的 55%， 形成一定程度的不平坦表面 ， 給后續(xù)工藝帶來不利影響 。 再者 ， 氧化生長時 ， 橫向的氧化生長將向器件的有源區(qū)延伸 ， 形成所謂的 “ 鳥嘴 ” 現(xiàn)象 ，“ 鳥嘴 ” 的出現(xiàn) ， 不但占據(jù)了一定的有源區(qū)面積 ， 而且在極小尺寸下 ， 使得漏電流問題越來越突出 ， 極大地影響到器件 的性能 。 集成電路器件的特征尺寸進入深亞微米時代后 ， 由于微細化和性能方面的影響 ， 一些傳統(tǒng)的器件結構將不再適用 .傳統(tǒng)的本征氧化隔離技術由于漏電流 、 平化 、 高溫再分布等方面的原因 ， 將被淺溝隔離技術所取代 .硅集成電路進入深亞微米時代后 ， 尺寸越來越小 ， 淺溝槽隔離 (STI)技術的作用顯的更加重要 ， 硅集成電路的設計和制造已無法離開淺溝槽隔離 (STI)技術 。 同時 ， STI 隔離技術及工藝方法有了很大的發(fā)展 。 隔離技術的新發(fā)展 由于傳統(tǒng)的本征氧化隔離技術 (LOCOS)的以上問題 ， 已不能適應器件進入到 微米特征尺寸后的要求 。 淺溝槽隔離技術 STI(Shallow Trench Isolation)的出現(xiàn)正是適應了這種要求 。 在第 4 章本文將重點介紹 STI 工藝 。第 3 章 隔離技術的工藝及發(fā)展 第 3章 隔離技術 的 工藝 及發(fā)展 在集成電路中包含電阻器、電容器、二極管、晶體管、熔斷器、導體等所有電路元器件。這些元器件都是以設計好的工藝流程按一定的次序形成的。一 般來 說，工藝流程的設計都是圍繞著晶體管進行的。 電路的類型由晶體管的類型所決定。在半導體發(fā)展的前 30 年，一般采用雙極型的晶體管和雙極型的電路。雙極型的晶體管有較快的運行速度（切換時間），還能控制漏電流。雙極型晶體管 的這些性質恰好適用于邏輯電路、放大電路和轉換電路（這些都是半導體工業(yè)最早的產(chǎn)品）。 這些電路可以滿足不斷發(fā)展的計算機計算功能的需求。 隨后 MOS 晶體管產(chǎn)生。 MOS 元件的一個優(yōu)點是在