電子設(shè)計基礎(chǔ)-計時秒表設(shè)計(編輯修改稿)
2025-07-10 09:22 本頁面
【文章內(nèi)容簡介】 61（四位二進制加法計數(shù)器），初值為 0000，時鐘源每提供一個方波信號， 74LS161計數(shù)加 1，當 74LS161 的輸出值為 1001 時，經(jīng)四位與非門，向 74LS161的置數(shù)端口提供低電平，而 74LS161 重新置數(shù)為 0000。 74LS161 輸出值經(jīng) 74LS373 鎖存器，傳輸給 4511BD5v（四線七線共陰極數(shù)碼管譯碼器），將 74LS161 輸出的二進制信號轉(zhuǎn)換成可供數(shù)碼管顯示的信 號。 每當 74LS161（ 1）置數(shù)時，通過非門向 74LS161（ 2）提供一個方波信號，從而 74LS161（ 2）每 10 秒計數(shù) +1，從而實現(xiàn)進位功能。 通過 74LS194（四位雙通移位寄存器）的并行存取功能，來實現(xiàn)數(shù)據(jù)的記錄。 由于設(shè)計題目是計時秒表的設(shè)計，所以需要對二進制計數(shù)器提供1Hz 的脈沖，在此方案中采用一個時鐘源，為二進制計數(shù)器提供脈沖， 使二進制計數(shù)器 1s 計時增加一次。 本系統(tǒng)中選用二進制計數(shù)器芯片 74LS161，由于要從 0— 99計數(shù)，所以選用兩片 74LS161 芯片，一個作為個位計數(shù)，一個作為十位計數(shù)，作為個位的 74LS161 的加計數(shù)控制端接脈沖發(fā)生器輸出端，個位的僅為輸出端接作為十位的 74LS161 的加計數(shù)控制端。 74LS161輸出值經(jīng) 74LS373 鎖存器，傳輸給 4511BD5v（四線七線共
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1