數(shù)字電子設(shè)計(jì)課程設(shè)計(jì)(編輯修改稿)
2024-07-12 00:55 本頁面
【文章內(nèi)容簡介】 圖 三位二進(jìn)制同步 加法 計(jì)數(shù)器 次態(tài) Q2n+1Q1n+1Q0n+1卡諾圖 Q2n+1的卡諾圖： Q1nQ0n Q2n 00 01 11 10 圖 三位二進(jìn)制同步加法計(jì)數(shù)器次態(tài) Q2n+1卡諾圖 Q1n+1的卡諾圖： Q1nQ0n Q2n 00 01 11 10 圖 三位二進(jìn)制同步加法計(jì)數(shù)器次態(tài) Q1n+1卡諾圖 Q0n+1的卡諾圖： Q1nQ0n Q2n 00 01 11 10 圖 三位二進(jìn)制同步加法計(jì)數(shù)器次態(tài) Q0n+1卡諾圖 由卡諾圖得出狀態(tài)方程為： Q2n+1=Q0n n2Q + nQ1 Q2n 010 XXX 100 011 101 111 000 XXX 0 X 1 0 1 1 0 X 1 X 0 1 0 1 0 X 0 X 0 1 1 1 0 X 3 Q1n+1=( nQ2 +Q0n) nQ1 + nQ0 Q1n Q0n=(Q1n+Q2n) nQ0 + nQ1 Q0n （ 5） 驅(qū)動(dòng)方程 0J = n 21n? 1J = nn 21 ? 2J =Q0n 0K =Q1n 1K = Q0n 2K =Q1n （ 6） 時(shí)鐘方程 CP=CP1=CP2=CP3 （ 7） 檢查能否自啟態(tài) /0 /0 （ 8） 001 111 (有效狀態(tài) ) 110 011 (有效狀態(tài) ) （ 9） 實(shí)際電路圖 圖 三位二進(jìn)制同步加法器實(shí)際電路圖 （ 10） 時(shí)序圖 4 CP Q0 Q1 Q2 圖 三位二進(jìn)制同步加法器時(shí)序圖 （ 11） 實(shí)驗(yàn)結(jié)果 圖 三位二進(jìn)制同步加法器實(shí)際狀態(tài)圖 5 （ 12） 實(shí)驗(yàn)儀器 ① 數(shù)字原理實(shí)驗(yàn)系統(tǒng)一臺(tái) ② 集成芯片： 74LS112 二片， 74LS00 一片 。 （ 13） 實(shí)驗(yàn)結(jié)論：所設(shè)計(jì)電路符合要求。 實(shí)驗(yàn)過程中很順利，沒有出現(xiàn)問題 。 （注：燈亮為 1，等滅為 0） 序列信號(hào) 發(fā)生 器 ① 真值表 CP Q2 Q1 Q0 F 1 0 0 0 1 2 0 1 0 0 3 0 1 1 0 4 1 0 0 1 5 1 0 1 0 6 1 1 1 1 圖 序列信號(hào)發(fā)生器真值表 ② F的卡諾圖 Q1nQ0n Q2n 00 01 11 10 0 1 圖 序列信號(hào)發(fā)生器輸出卡諾圖 ③ 輸出方程 1 X 0 0 1 0 1 X 6 F= 1201 ??? ④ 實(shí)際電路圖 圖 序列信號(hào)發(fā)生器實(shí)際電路圖 ⑤ 實(shí)驗(yàn)儀器 (1)數(shù)字原理實(shí)驗(yàn)系統(tǒng)一 臺(tái) (2)集成電路芯 片： 74LS112 兩片， 74LS00 一片， 74LS010 一片 ⑥ 實(shí)驗(yàn)結(jié)論 經(jīng)實(shí)驗(yàn)后知設(shè)計(jì)滿足要。實(shí)驗(yàn)很順利沒有出現(xiàn)問題。 7 （注：燈亮為 1，燈滅為 0） ⑦ 實(shí)驗(yàn)結(jié)果 圖 序列信號(hào)發(fā)生器實(shí)際輸出結(jié)果
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1